1、摘要 DSP是一種適合于實(shí)時數(shù)字信號處理的微處理器，主要用于實(shí)時快速地實(shí)現(xiàn)各種數(shù)字信號的處理算法。在許多應(yīng)用系統(tǒng)中，為了應(yīng)用DSP卓越的數(shù)字信號處理能力，我們必須先將模擬信號進(jìn)行數(shù)字化（A/D轉(zhuǎn)換），再對采樣數(shù)據(jù)進(jìn)行相應(yīng)的算法處理，最后經(jīng)過數(shù)字信號模擬化（D/A轉(zhuǎn)換）后輸出。TMS320VC5402是TI公司生產(chǎn)的一種性能價格比較高的16位定點(diǎn)DSP。它的指令周期為10ns，具有運(yùn)算速度快、通用性強(qiáng)、接口連接方便等特點(diǎn)，尤其適合在語音編碼和通信中應(yīng)用。TLC320AD50C是TI公司生產(chǎn)的型A/D、D/A音頻接口芯片，為V3.4調(diào)制解調(diào)器以及音頻應(yīng)用提供了通用的模擬接口，可以直接與TMS320

2、VC5402相連。本文介紹TMS320C54X與 - 型A/D、D/A轉(zhuǎn)換芯片TLC320AD50C的工作原理、硬件接口以及軟件設(shè)計。關(guān)鍵詞：DSP TMS320VC5402 TLC320AD50C 接口芯片目錄摘要I1設(shè)計概述12 芯片介紹22.1 TMS320VC5402簡介22.2 TMS320VC5402串口簡介32.3 TLC320AD50C概述32.4 TLC320AD50C特點(diǎn)42.5 TLC320AD50C引腳及功能框圖介紹63 系統(tǒng)硬件設(shè)計83.1 整體系統(tǒng)框圖設(shè)計93.2 電源模塊和復(fù)位模塊93.3 時鐘電路模塊113.4 TMS320VC5402的存儲

3、空間擴(kuò)展113.5 TLC320AD590C與TMS320VC5402接口電路124 系統(tǒng)軟件設(shè)計134.1 AD50的控制時序154.2 程序流程圖174.3 部分程序代碼175 心得體會19參考文獻(xiàn)21 VC5402芯片AD和DA轉(zhuǎn)換接口的設(shè)計 1設(shè)計概述 通常，一個典型的DSP系統(tǒng)應(yīng)包括抗混疊濾波、數(shù)據(jù)采集A/D轉(zhuǎn)換器、數(shù)字信號處理器DSP、D/A轉(zhuǎn)換器和低通濾波器等，其組成框圖如圖1-1所示。 在許多應(yīng)用系統(tǒng)中，為了應(yīng)用DSP卓越的數(shù)字信號處理能力，我們必須先將模擬信號進(jìn)行數(shù)字化（A/D轉(zhuǎn)換），再對采樣數(shù)據(jù)進(jìn)行相應(yīng)的算法處理，最后經(jīng)過數(shù)字信號模擬化（D/A轉(zhuǎn)換）后輸出。在這些DSP應(yīng)用

4、系統(tǒng)中的關(guān)鍵問題是怎樣十分容易和高效地實(shí)現(xiàn)這些轉(zhuǎn)換，因此必然涉及到接口電路的設(shè)計。本文介紹一種單片內(nèi)集成了ADC通道和DAC通道的模擬接口電路TLC320AD50C（以下簡稱AD50）與TMS320VC5402緩沖串口的接口的設(shè)計實(shí)現(xiàn)方法，然后，基于這種接口電路的硬件設(shè)計，通過軟件編程實(shí)現(xiàn)信號的采集與回放。 圖1-1 典型的DSP數(shù)據(jù)處理系統(tǒng)框圖2 芯片介紹2.1 TMS320VC5402簡介TMS320VC5402是TI公司生產(chǎn)的從屬于TMS320C54x系列的一個工作靈活、高速、具有較高性價比、低功耗的16位定點(diǎn)通用DSP芯片。其主要特點(diǎn)包括：采用改進(jìn)的哈佛結(jié)構(gòu)，1條程序總線（PB），3條

5、數(shù)據(jù)總線（CB、DB、EB）和4條地址總線（PAB，CAB，DAB，EAB），帶有專用硬件邏輯CPU，片內(nèi)存儲器，片內(nèi)外圍專用的指令集，專用的匯編語言工具等。TMS320VC5402含4K字節(jié)的片內(nèi)ROM和16K字節(jié)的雙存取RAM，1個HPI（Host Port Interface）接口，2個多通道緩沖單口MCBSP（Multi-Channel Buffered Serial Port），單周期指令執(zhí)行時間10ns，雙電源（1.8V和3.3V）供電，帶有符合IEEE1149.1標(biāo)準(zhǔn)的JTAG邊界掃描仿真邏輯。TMS320VC5402有兩個McBSP多通道緩存串行口。 圖2-1 TMS320VC

6、5402引腳圖2.2 TMS320VC5402串口簡介 McBSP提供了全雙工的通信機(jī)制，以及雙緩存的發(fā)送寄存器和三緩存的接收寄存器，允許連續(xù)的數(shù)據(jù)流傳輸，數(shù)據(jù)長度可以為8、12、16、20、24、32；同時還提供了A律和律壓擴(kuò)，多達(dá)128個通道的發(fā)送和接收。McBSP串口由數(shù)據(jù)通道和控制通道組成，它通過7個管腳與外部設(shè)備相連，數(shù)據(jù)發(fā)送通過DX，數(shù)據(jù)接收通過DR，串行口的控制信息從CLKX、CLKR、FSX和FSR獲得。CLKS為外部時鐘源。CPU和DMA控制器通過內(nèi)部外設(shè)總線對McBSP進(jìn)行訪問，從數(shù)據(jù)接收寄存器DRR1，2中讀取數(shù)據(jù)，往數(shù)據(jù)發(fā)送寄存器DXR1，2寫數(shù)據(jù)，數(shù)據(jù)從DR引腳進(jìn)入D

7、SP，首先存放在接收移位寄存器RSR1，2中，當(dāng)一個完整的字接收完畢后，結(jié)果被復(fù)制到接收緩沖寄存器RBR1，2，最后再由RBR1，2復(fù)制到DRR1，2中，供CPU或DMA控制器訪問。寫操作與讀取相仿，從結(jié)構(gòu)上來看，發(fā)送和接收部分是相對獨(dú)立的，所以可以實(shí)現(xiàn)全雙工通信。McBSP的控制設(shè)置通過一對寄存器讀寫來完成，這些控制寄存器控制的工作模式或指示串口的狀態(tài)信息。訪問某個指定的寄存器時，首先要將相應(yīng)的控制寄存器的子地址寫入子地址控制器SPSA，SPSA驅(qū)動復(fù)接器，使之與數(shù)據(jù)控制寄存器SPSD相連。接入相應(yīng)子地址寄存器所在的實(shí)際物理存儲位置，當(dāng)向SPSD寫入數(shù)據(jù)時，數(shù)據(jù)送入前面子地址寄存器所指定的內(nèi)

8、嵌數(shù)據(jù)存儲器，當(dāng)從SPSD讀取數(shù)時，也接入所制定的內(nèi)嵌數(shù)據(jù)存儲器。2.3 TLC320AD50C概述 TLC320AD50C使用過采樣的-技術(shù)提供從數(shù)字至模擬 （D/A）和模擬至數(shù)字（A/D）的高分辨率低速信號轉(zhuǎn)換。該器件包括兩個串行的同步轉(zhuǎn)換通道 （用于各自的數(shù)據(jù)方向）；在DAC之前有一個插入濾波器（interpolation filter）和ADC之后有一個抽取濾波器（decimation filter）。其它的高級功能有片內(nèi)時序和控制。-結(jié)構(gòu)在低系統(tǒng)速度和低價格下產(chǎn)生高分辨率的模數(shù)和數(shù)模轉(zhuǎn)換。該器件的選項(xiàng)和電路結(jié)構(gòu)可通過串行接口進(jìn)行編程。其選項(xiàng)包括：復(fù)位、掉電、通信協(xié)議、串行時鐘率、信號

9、采樣率、增益控制及測試方式等 。TLC320AD50C 的工作溫度范圍從0 70 。2.4 TLC320AD50C特點(diǎn)l 單5V 電源供電或5V 模擬、3V 數(shù)字電源l 工作方式時功耗 （PD ）100mW（最大）l 硬件掉電方式時功耗2.5mWl 通用 16 位信號處理l 2 的補(bǔ)碼數(shù)據(jù)格式l 動態(tài)范圍91dB（典型）l ADC 總的信號/（噪聲+失真）88dB（最?。﹍ DAC 總的信號/（噪聲+失真）85dB（最?。﹍ 全部器件為差分結(jié)構(gòu)l 內(nèi)部基準(zhǔn)電壓（Vref）l ADC為64倍過采樣，而DAC為256倍過采樣（內(nèi)部）l 串行接口l 當(dāng)二次通信（secondary communica

10、tion）時ALT DATA端提供數(shù)據(jù)監(jiān)視l 系統(tǒng)測試方式，數(shù)字反饋（loopback）測試和模擬反饋測試l 支持各種V.34 采樣速率l 支持商業(yè)級音響應(yīng)用l 多種轉(zhuǎn)換速率可選，如MCLK/（128×N）或MCLK（512×N）l 可以配置成主機(jī)或從機(jī)方式l 可以支持三個從機(jī)器件l 輸入和輸出增益控制以下是一些定義和術(shù)語的解釋。Data Transfer Interval（數(shù)據(jù)傳送時間間隔），時間間隔是指在此時間內(nèi)數(shù)據(jù)從DOUT 傳出和向DIN 傳入。此間隔為 16 個移位時鐘，數(shù)據(jù)傳送由幀同步信號的下降沿啟動。Signal Data（信號數(shù)據(jù)），信號數(shù)據(jù)包括輸入信號通過

11、ADC 通道轉(zhuǎn)換的結(jié)果以及通過DAC 通道至模擬輸出的返回（數(shù)據(jù)）。這與純數(shù)字軟件控制的數(shù)據(jù)相反。Primary Communications（首次通信），首次通信是指數(shù)字?jǐn)?shù)據(jù)傳送時間。因?yàn)槠骷峭降?，所以信號?shù)據(jù)來自ADC 通道和送至DAC 通道是同時發(fā)生的。 Secondary Communications（二次通信），二次通信是指送入 DIN 的數(shù)字控制和配置數(shù)據(jù)傳送時間，以及從 DOUT 寄存器讀出數(shù)據(jù)的時間。只有當(dāng)硬件或軟件要求時才產(chǎn)生數(shù)據(jù)傳送時間。 Frame Sync（幀同步），幀同步就是指啟動數(shù)據(jù)傳送時間間隔的信號的下降沿。首次幀同步啟動首次通信，二次幀同步啟動二次通信。 F

12、rame Sync and Sampling Period（幀同步和采樣周期），連續(xù)的兩個首次幀同步信號下降沿之間的時間。Frame Sync Interval（幀同步時間間隔），16 個移位時鐘所占據(jù)的時間間隔。在幀同步信號的下降沿之后，幀同步信號在 SCLK 的第 16 個上升沿時變?yōu)楦唠娖健?ADC Channel（ADC 通道），從模擬輸入到DOUT 端數(shù)字轉(zhuǎn)換結(jié)果之間的全部信號處理電路。DAC Channel（DAC 通道），在加至DIN 端的數(shù)字?jǐn)?shù)據(jù)字與OUTP 和OUTM 端可用的差分輸出模擬信號之間的所有信號處理電路。2.5 TLC320AD50C引腳及功能框圖介紹DW和PT封

13、裝的AD50的引腳排列（頂視）如圖2-2和2-3所示。圖2-2 DW封裝的TLC320AD50C 的引腳排列圖圖2-3 PT封裝的TLC320AD50C 的引腳排列圖TLC320AD50C 的功能方框如圖2-4所示。圖2-4 TLC320AD50C 功能框圖3 系統(tǒng)硬件設(shè)計3.1 整體系統(tǒng)框圖設(shè)計 DSP作為主設(shè)備，AD50為從設(shè)備的連接圖如下圖所示。圖中AD50的時鐘信號由5402的定時器0輸出提供，時鐘頻率可以通過修改定時器0的設(shè)置而改變。AD50的FC引腳連接到C5402的XF引腳，用于控制第二次串行通信。AD50的DIN和DOUT分別連接C5402的緩沖串口0的DX0和DR0引腳。AD

14、50的SCLK連接C5402的CLKR0,幀同步信號FS連接C5402緩沖串口的FRX0。圖3-1 系統(tǒng)總體框圖3.2 電源模塊和復(fù)位模塊 TMS320C5402芯片的電源電壓有3.3V和1.8V兩種，其中3.3V電壓供I/O接口用，1.8V電源主要供期間內(nèi)部使用。 電源的產(chǎn)生一般由5V電源電壓產(chǎn)生3.3V、1.8V，產(chǎn)生電源的芯片很多，如Maxim公司的MAX604和,MAX748，TI公司的TPS72x和TPS73x系列，這些芯片又分為線性和開關(guān)兩種，在設(shè)計時應(yīng)根據(jù)實(shí)際的需要，如果系統(tǒng)對功耗要求不是很高的情況下，可以使用線性穩(wěn)壓器。 復(fù)位電路一般有兩種，一種是RC復(fù)位電路，另一種是采用集成

15、自動監(jiān)控復(fù)位芯片電路。 RC復(fù)位電路成本低，在一般情況下能夠保證系統(tǒng)的正常復(fù)位，但其功耗大，可靠性差，當(dāng)電源出現(xiàn)瞬態(tài)降落時，由于RC的相應(yīng)速較慢，無法產(chǎn)生符合要求的復(fù)位脈沖，另外電阻和電容受環(huán)境溫度的影響大，給設(shè)計也帶來一些麻煩，所以我們采用性能全、價格低、可靠性高的集成自動監(jiān)控復(fù)位芯片復(fù)位電路。圖3-2 電源電路和復(fù)位電路3.3 時鐘電路模塊 一般TMS320C54x芯片的時鐘電路有兩種。一種是利用芯片內(nèi)部的振蕩器電路與X1、X2/CLK引腳之間連接的一個晶體和兩個電容組成并聯(lián)諧振電路，如圖3-3，它可以產(chǎn)生與外加晶體同頻率的時鐘信號。電容一般在030pf之間選擇，它們可以對時鐘頻率起到微調(diào)

16、的作用。另一種方法是采用封裝好的晶體振蕩器，將外部時鐘源直接輸入X2/CLK引腳，而將X1引腳懸空，如圖3-3由于這種方法簡單，一般系統(tǒng)設(shè)計都采用這種方案。晶振我們一般采用20M晶振。圖3-3 時鐘電路3.4 TMS320VC5402的存儲空間擴(kuò)展 TMS320VC5402的程序存儲空間擴(kuò)展RAM選用IS61LV6416，程序存儲空間擴(kuò)展FLASH選用AT29LV1024，數(shù)據(jù)存儲空間擴(kuò)展RAM選用IS61LV6416。考慮到上電及復(fù)位時，引導(dǎo)的執(zhí)行以及用戶程序要存放到讀取速度較快的外部程存RAM中，所以要設(shè)計程存空間和數(shù)存空間在轉(zhuǎn)換的邏輯電路，即用DSP的XF外部標(biāo)志輸出引腳和非門

17、74HC32來實(shí)現(xiàn)引導(dǎo)期間數(shù)據(jù)總線、地址總線在程存空間和數(shù)存空間的切換，具體電路如圖3-4所示。圖3-4 存儲空間擴(kuò)展電路3.5 TLC320AD590C與TMS320VC5402接口電路 DSP作為主設(shè)備，TLC320AD590C為從設(shè)備的連接圖如下圖所示。圖中AD50的時鐘信號由5402的定時器0輸出提供，時鐘頻率可以通過修改定時器0的設(shè)置而改變。AD50的FC引腳連接到C5402的XF引腳，用于控制第二次串行通信。AD50的DIN和DOUT分別連接C5402的緩沖串口0的DX0和DR0引腳。AD50的SCLK連接C5402的CLKR0,幀同步信號FS連接C5402緩沖串口的FRX0。圖3

18、-5 TLC320AD590C與TMS320VC5402接口電路4 系統(tǒng)軟件設(shè)計 一旦完成了正確的硬件連接，接下來就可以進(jìn)行軟件編程調(diào)試了。要完成的工作包括： （1）TMS320VC5402串口的初始化。首先將DSP串口1復(fù)位，再對串口1的16個寄存器進(jìn)行編程，使DSP串口工作在以下狀態(tài)：以SPI模式運(yùn)行，每幀一段，每段一個字，每字16位，采樣率發(fā)生器由DSP內(nèi)部產(chǎn)生，幀同步脈沖低電平有效，并且?guī)叫盘柡鸵莆粫r鐘信號由外部產(chǎn)生。DSP給AD50C編程用查詢方式，接收A/D轉(zhuǎn)換的D信號和發(fā)送D/A轉(zhuǎn)換的D信號用DMA方式。（2）AD50初始化。該初始化操作過程包括通過TMS320VC5402的

19、同步串口發(fā)送兩串16位數(shù)字信息到AD50。第一串為0000 0000 0000 0001B，最低有效位(bits0)說明下一個要傳輸?shù)臄?shù)據(jù)字屬于二次通信。第二個數(shù)據(jù)值用來對AD50的4個數(shù)據(jù)寄存器的某一個進(jìn)行配置。Bits1511位為0，Bits108位為所選寄存器地址值，Bits70位為所選中寄存器的編程值。4個用戶可編程寄存器的描述如下：R1中包含模擬輸入通道選擇，硬件、軟件編程方式選擇；R2進(jìn)行單機(jī)、從機(jī)工作和電話模式（電話模式內(nèi)容請參閱參考文獻(xiàn)3）選擇；R3控制帶從機(jī)個數(shù)選擇；R4用來設(shè)置模擬信號可編程放大增益和A/D、D/A轉(zhuǎn)換頻率。其它兩個寄存器R5、R6是廠家留著測試用的，用戶不

20、可以對其編程。我們在以下例程中對4個可編程寄存器編程，使AD50C工作在以下狀態(tài)：選擇INP/INM為工作模擬輸入，15+1位ADC和15+1位DAC模式，不帶從機(jī)，采樣頻率為10.67KHz，模擬信號輸入和輸出放大增益均為0dB。（3）用戶代碼的編寫。完成音頻信號采集與回放代碼的編制。本設(shè)計給AD50編程用查詢方式，接收A/D轉(zhuǎn)換的D信號和發(fā)送D/A轉(zhuǎn)換的D信號用DMA方式。4.1 AD50的控制時序AD50C的ADC通道主通信時序圖如圖4-1所示。圖4-1 ADC通道主通信時序圖AD50C的ADC通道主通信和次通信時序圖如圖4-2所示。圖4-2 ADC通道主通信和次通信時序圖AD50C的D

21、AC信號通道主通信和次通信時序圖如圖4-3所示。圖4-3 DAC信號通道主通信和次通信時序圖控制寄存器1位功能表如圖4-4所示。另外還有控制寄存器2、3、4的功能表，此處不再一一敘述，他們的映象表如圖4-5所示。圖4-5 控制寄存器的映象表4.2 程序流程圖DSP串行口1初始化DSP中斷 控制 設(shè)置復(fù)位 AD 50C給寄存器2編程開始接受A/D轉(zhuǎn)化數(shù)據(jù)給寄存器4編程給寄存器3編程給寄存器1編程開始結(jié)束圖4-6 系統(tǒng)程序流程圖4.3 部分程序代碼 為了實(shí)現(xiàn)DSP與串口AD和DA轉(zhuǎn)換的正常通信，首先要進(jìn)行初始化DSP的串行口，在進(jìn)行TLC320AD590C的初始化控制字，最后最后才可能實(shí)現(xiàn)正常通信

22、。 程序如下  -McBSP 串行口初始化- STM #SRGR11_SUBADDR,SPSA1 STM #0000H,SPSD1 STM #SRGR21_SUBADDR,SPSA1 STM #0000H,SPSD1 STM #SPCR00_SUBADDR,SPSA1  復(fù)位串行端口 STM #SPCR21_SUBADDR ,SPSA1 STM #RCR11_SUBADDR,SPSA1&

23、#160; 接收控制寄存器2配置 STM #0040H,SPSD1  接收幀長度為16位 STM #RCR21_SUBADDR,SPSA1;接收控制寄存器2子地址 STM #0040H,SPSD1  接收幀長度為16位 STM #XCR11_SUBADDR,SPSA1;接收控制寄存器1子地址 STM #0040H,SPSD1  接收幀長度為16位 STM #XCR21_SUBADDR,SPSA1;接收控制寄

24、存器2子地址 STM #0040H,SPSD1  接收幀長度為16位 -TLC320AD50C初始化- STM #CONTRAL_RECEIWE,AR3 STM #CONTRAL_WORD,AR5LD #0,DP LD #15,A SSBX INTM STM #K_BXINT1,IMR;打開K_BRINT0和K_BXINT0中斷 STM #(-K_BXINT1),IFR 清除標(biāo)志 RSBX

25、0;INTM INTM=0,打開所有中斷 RPT #512 NOP AD_DA:  LD *AR5,B MVDD *AR5+,*AR3+ 發(fā)送數(shù)據(jù) NOP NOP STLM B,DXR11 IDLE 1  等待串口中斷 NOP SUB #1,A BC AD_DA,ANEQ   判斷控制字是否發(fā)送完 NOP NOP SSBX INTM   控制字發(fā)送完后關(guān)閉所有中斷 STM #0X0000,IMR STM #0XFFFF,IFR5 心得體會 通過這次課程設(shè)計，我認(rèn)識到了知識和實(shí)踐的重要性，對dsp數(shù)字信號處理的知識又有了深