1、國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-2411.無(wú)生產(chǎn)線集成電路設(shè)計(jì)技術(shù)隨著集成電路發(fā)展的過(guò)程，其發(fā)展的總趨勢(shì)是革新工藝、提高集成度和速度革新工藝、提高集成度和速度。設(shè)計(jì)工作由有生產(chǎn)線集成電路設(shè)計(jì)有生產(chǎn)線集成電路設(shè)計(jì)到無(wú)生無(wú)生產(chǎn)線集成電路設(shè)計(jì)產(chǎn)線集成電路設(shè)計(jì)的發(fā)展過(guò)程。無(wú)生產(chǎn)線無(wú)生產(chǎn)線（Fabless）集成電路設(shè)計(jì)公司。如美國(guó)有200多家、臺(tái)灣有100多家這樣的設(shè)計(jì)公司。 引言引言國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良22. 代客戶加工（代工）方式芯片設(shè)計(jì)單位和工藝制造單位的分離芯片設(shè)計(jì)單位和工藝制造單位的

2、分離，即芯片設(shè)計(jì)單位可以不擁有生產(chǎn)線而存在和發(fā)展，而芯片制造單位致力于工藝實(shí)現(xiàn)，即代客戶加工（簡(jiǎn)稱代工）方式代客戶加工（簡(jiǎn)稱代工）方式。代工方式已成為集成電路技術(shù)發(fā)展的一個(gè)重要特征重要特征。 引言引言國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良33. PDK文件首先，代工單位代工單位將經(jīng)過(guò)前期開發(fā)確定的一套工藝工藝設(shè)計(jì)文件設(shè)計(jì)文件PDK（Pocess Design Kits)通過(guò)因特網(wǎng)傳送給設(shè)計(jì)單位。nPDK文件包括：工藝電路模擬用的器件的器件的SPICESPICE（Simulation Program with IC Emphasis）參參數(shù)數(shù)，

3、版圖設(shè)計(jì)用的層次定義層次定義，設(shè)計(jì)規(guī)則設(shè)計(jì)規(guī)則，晶體管晶體管、電阻、電容等元件和通孔（、電阻、電容等元件和通孔（VIAVIA）、焊盤等基）、焊盤等基本結(jié)構(gòu)的版圖本結(jié)構(gòu)的版圖，與設(shè)計(jì)工具關(guān)聯(lián)的設(shè)計(jì)規(guī)則檢查設(shè)計(jì)規(guī)則檢查（DRCDRC）、參數(shù)提取（）、參數(shù)提?。‥XTEXT）和版圖電路對(duì)照（）和版圖電路對(duì)照（LVSLVS）用的文件。）用的文件。 引言引言國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良44. 電路設(shè)計(jì)和電路仿真設(shè)計(jì)單位設(shè)計(jì)單位根據(jù)研究項(xiàng)目研究項(xiàng)目提出的技術(shù)指標(biāo)技術(shù)指標(biāo)，在自己掌握的電路與系統(tǒng)知識(shí)電路與系統(tǒng)知識(shí)的基礎(chǔ)上，利用PDK提供的工藝數(shù)據(jù)

4、工藝數(shù)據(jù)和CAD/EDACAD/EDA工具工具，進(jìn)行電路設(shè)計(jì)、電電路設(shè)計(jì)、電路仿真（或稱模擬）和優(yōu)化、版圖設(shè)計(jì)、設(shè)計(jì)規(guī)路仿真（或稱模擬）和優(yōu)化、版圖設(shè)計(jì)、設(shè)計(jì)規(guī)則檢查則檢查DRCDRC、參數(shù)提取和版圖電路圖對(duì)照、參數(shù)提取和版圖電路圖對(duì)照LVSLVS，最終生成通常稱之為GDS-GDS-格式的版圖文件格式的版圖文件。再通過(guò)因特網(wǎng)傳送到代工單位。 引言引言國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良55. 掩模與流片代工單位代工單位根據(jù)設(shè)計(jì)單位提供的GDS-GDS-格式格式的版圖版圖數(shù)據(jù)數(shù)據(jù)，首先制作掩模（制作掩模（MaskMask），將版圖數(shù)據(jù)定義的圖

5、形固化到鉻板等材料的一套掩模上。一張掩模一方面對(duì)應(yīng)于版圖設(shè)計(jì)中的一層的圖形，另一方面對(duì)應(yīng)于芯片制作中的一道或多道工藝。在一張張掩模的參與下，工藝工程師完成芯片的芯片的流水式加工流水式加工，將版圖數(shù)據(jù)定義的圖形最終有序的將版圖數(shù)據(jù)定義的圖形最終有序的固化到芯片上固化到芯片上。這一過(guò)程通常簡(jiǎn)稱為“流片流片”。 引言引言國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良6 代工（代工（FoundryFoundry）廠家）廠家很多，如：n無(wú)錫上華（0.6/0.5 mCOS和4 mBiCMOS工藝)n上海先進(jìn)半導(dǎo)體公司(1 mCOS工藝)n首鋼NEC(1.2/0.

6、18 mCOS工藝)n上海華虹NEC(0.35 mCOS工藝)n上海中芯國(guó)際(8英寸晶圓0.25/0.18 mCOS工藝) 引言引言6. 代工工藝國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良7 代工（代工（FoundryFoundry）廠家）廠家很多，如：n宏力 8英寸晶圓0.25/0.18 mCMOS工藝n華虹 NEC 8英寸晶圓0.25mCMOS工藝n臺(tái)積電(TSMC) 在松江籌建 8英寸晶圓0.18 mCMOS工藝n聯(lián)華(UMC) 在蘇州籌建 8英寸晶圓0.18 mCMOS工藝等等。 引言引言6. 代工工藝國(guó)際微電子中心國(guó)際微電子中心集成電路

7、設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良87.境外代工廠家一覽表國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良9nF&F(Fabless and Foundry)模式n工業(yè)發(fā)達(dá)國(guó)家通過(guò)組織無(wú)生產(chǎn)線IC設(shè)計(jì)的芯片計(jì)劃來(lái)促進(jìn)集成電路設(shè)計(jì)的專業(yè)發(fā)展、人才培養(yǎng)、技術(shù)研究和中小企業(yè)產(chǎn)品開發(fā)，而取得成效。n這種芯片工程芯片工程通常由大學(xué)或研究所作為龍頭單位負(fù)責(zé)人員培訓(xùn)、技術(shù)指導(dǎo)、版圖匯總、組織芯片的工藝實(shí)現(xiàn)，性能測(cè)試和封裝。大學(xué)教師、研究生、研究機(jī)構(gòu)、中小企業(yè)作為工程受益群體，自愿參加，并付一定費(fèi)用。 引言引言8. 芯片工程與多項(xiàng)目晶圓計(jì)劃

8、國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良108. 芯片工程與多項(xiàng)目晶圓計(jì)劃Relation of F&F(無(wú)生產(chǎn)線與代工的關(guān)系無(wú)生產(chǎn)線與代工的關(guān)系)國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良11n多項(xiàng)目晶圓多項(xiàng)目晶圓MPWMPW（multi-project wafer)技術(shù)服務(wù)是一種國(guó)際科研和大學(xué)計(jì)劃的流行方式。nMPW技術(shù)把幾到幾十種工藝上兼容的芯片拼裝到一個(gè)宏芯片（宏芯片（Macro-ChipMacro-Chip）上然后以步進(jìn)的方式排列到一到多個(gè)晶圓上，制版和硅片加工費(fèi)用由幾十種芯片分

9、擔(dān)，極大地降低芯片研制成本，在一個(gè)晶圓上可以通過(guò)變換版圖數(shù)據(jù)交替布置多種宏芯片。 引言引言8. 芯片工程與多項(xiàng)目晶圓計(jì)劃國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良12代工單位與其他單位關(guān)系圖代工單位與其他單位關(guān)系圖國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良13集成電路制造工藝分類集成電路制造工藝分類1. 雙極型工藝（雙極型工藝（bipolar）2. MOS工藝工藝3. BiMOS工藝工藝國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良141-1 雙極集成電路

10、典型的雙極集成電路典型的PN結(jié)隔離工藝結(jié)隔離工藝國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良15 思考題思考題1.需要幾塊光刻掩膜版需要幾塊光刻掩膜版(mask)?2.每塊掩膜版的作用是什么？每塊掩膜版的作用是什么？3.器件之間是如何隔離的？器件之間是如何隔離的？4.器件的電極是如何引出的？器件的電極是如何引出的？5.埋層的作用？埋層的作用？國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良16 雙極集成電路的基本制造工藝，可以粗雙極集成電路的基本制造工藝，可以粗略的分為兩類：一類為在元器件間要做隔離略的分為

11、兩類：一類為在元器件間要做隔離區(qū)。隔離的方法有多種，如區(qū)。隔離的方法有多種，如PN結(jié)隔離結(jié)隔離，全介全介質(zhì)隔離質(zhì)隔離及及PN結(jié)結(jié)-介質(zhì)混合隔離介質(zhì)混合隔離等。另一類為等。另一類為器件間的自然隔離。器件間的自然隔離。 典型典型PN結(jié)隔離工藝是實(shí)現(xiàn)集成電路制結(jié)隔離工藝是實(shí)現(xiàn)集成電路制造的最原始工藝，迄今為止產(chǎn)生的各種雙極造的最原始工藝，迄今為止產(chǎn)生的各種雙極型集成電路制造工藝型集成電路制造工藝都是在此工藝基礎(chǔ)上改都是在此工藝基礎(chǔ)上改進(jìn)而來(lái)的。進(jìn)而來(lái)的。 國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良1.1.1典型典型PN結(jié)隔離工藝流程結(jié)隔離工藝流程埋層光

12、埋層光刻刻襯底準(zhǔn)襯底準(zhǔn)備備氧氧化化埋層擴(kuò)埋層擴(kuò)散散生長(zhǎng)外生長(zhǎng)外延延隔離光隔離光刻刻基區(qū)光基區(qū)光刻刻基區(qū)擴(kuò)散、再基區(qū)擴(kuò)散、再分布（氧化）分布（氧化）隔離擴(kuò)散、隔離擴(kuò)散、推進(jìn)推進(jìn)(氧化氧化)發(fā)射區(qū)發(fā)射區(qū)光刻光刻發(fā)射區(qū)擴(kuò)發(fā)射區(qū)擴(kuò)散、氧化散、氧化引線孔引線孔光刻光刻淀積淀積金屬金屬光刻壓光刻壓焊點(diǎn)焊點(diǎn)氧氧化化合金化及合金化及后工序后工序反刻反刻金屬金屬淀積鈍淀積鈍化層化層國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良181.1.1 工藝流程工藝流程P-Sub襯底準(zhǔn)備（襯底準(zhǔn)備（P型）型）光刻光刻n+埋層區(qū)埋層區(qū)氧化氧化n+埋層區(qū)注入埋層區(qū)注入 清潔表面清潔表

13、面國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良19P-Sub1.1.1 工藝流程工藝流程（續(xù)（續(xù)1）生長(zhǎng)生長(zhǎng)n-外延外延 隔離氧化隔離氧化 光刻光刻p+隔離區(qū)隔離區(qū)p+隔離注入隔離注入 p+隔離推進(jìn)隔離推進(jìn)N+N+N-N-國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良201.1.1 工藝流程工藝流程（續(xù)（續(xù)2）光刻硼擴(kuò)散區(qū)光刻硼擴(kuò)散區(qū)P-SubN+N+N-N-P+P+P+硼擴(kuò)散硼擴(kuò)散 氧化氧化國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良211.1.1 工藝流程

14、工藝流程（續(xù)（續(xù)3）光刻磷擴(kuò)散區(qū)光刻磷擴(kuò)散區(qū)磷擴(kuò)散磷擴(kuò)散氧化氧化P-SubN+N+N-N-P+P+P+PP國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良221.1.1 工藝流程工藝流程（續(xù)（續(xù)4）光刻引線孔光刻引線孔清潔表面清潔表面P-SubN+N+N-N-P+P+P+PP國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良231.1.1 工藝流程工藝流程（續(xù)（續(xù)5）蒸鍍金屬蒸鍍金屬反刻金屬反刻金屬P-SubN+N+N-N-P+P+P+PP國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-

15、24 韓韓 良良241.1.1 工藝流程工藝流程（續(xù)（續(xù)6）鈍化鈍化P-SubN+N+N-N-P+P+P+PP光刻鈍化窗口光刻鈍化窗口后工序后工序國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良251.1.2 光刻掩膜版匯總光刻掩膜版匯總埋層區(qū)埋層區(qū)隔離墻隔離墻硼擴(kuò)區(qū)硼擴(kuò)區(qū)磷擴(kuò)區(qū)磷擴(kuò)區(qū) 引線孔引線孔金屬連線金屬連線鈍化窗口鈍化窗口GND Vi Vo VDDTR國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良261.1.3 外延層電極的引出外延層電極的引出歐姆接觸電極：歐姆接觸電極：金屬與參雜濃度較低的外延金屬與

16、參雜濃度較低的外延層相接觸易形成整流接觸層相接觸易形成整流接觸（金半接觸勢(shì)壘二極（金半接觸勢(shì)壘二極管）管）。因此，。因此，外延層電極引出處應(yīng)增加濃擴(kuò)散。外延層電極引出處應(yīng)增加濃擴(kuò)散。BP-SubSiO2光刻膠光刻膠N+埋層埋層N-epiP+P+P+SiO2N-epiPPN+N+N+鈍化層鈍化層N+CECEBB國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良271.1.4 埋層的作用埋層的作用1.減小串聯(lián)電阻減小串聯(lián)電阻（集成電路中的各個(gè)電極均從（集成電路中的各個(gè)電極均從上表面引出，外延層電阻率較大且路徑較長(zhǎng)。上表面引出，外延層電阻率較大且路徑較長(zhǎng)。BP

17、-SubSiO2光刻膠光刻膠N+埋層埋層N-epiP+P+P+SiO2N-epiPPN+N+N+鈍化層鈍化層N+CECEBB2.減小寄生減小寄生pnp晶體管的影響晶體管的影響（第二章介紹）（第二章介紹）國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良281.1.5 隔離的實(shí)現(xiàn)隔離的實(shí)現(xiàn)1.P+隔離擴(kuò)散要擴(kuò)穿外延層，與隔離擴(kuò)散要擴(kuò)穿外延層，與p型襯底連型襯底連通。通。因此，將因此，將n型外延層分割成若干個(gè)型外延層分割成若干個(gè)“島島” 。2. P+隔離接電路最低電位，隔離接電路最低電位，使使“島島” 與與“島島” 之間形成兩個(gè)背靠背的反偏二極管。之間形成兩

18、個(gè)背靠背的反偏二極管。N+N+N-epiPN-epiPP-Sub(GND)P-Sub(GND)P-Sub(GND)BP-SubSiO2光刻膠光刻膠N+埋層埋層N-epiSiO2P+P+P+SiO2N-epiPPN+N+N+N+CECEBB鈍化層鈍化層國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良291.1.6 練習(xí)練習(xí) 1 描述描述PN結(jié)隔離結(jié)隔離雙極工藝的流程及光雙極工藝的流程及光刻掩膜版的作用；刻掩膜版的作用； 2 說(shuō)明埋層的作用。說(shuō)明埋層的作用。國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良301.2

19、 N阱硅柵阱硅柵CMOS集成電路制造工藝集成電路制造工藝國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良31 思考題思考題1.需要幾塊光刻掩膜版？各自的作用是什么？需要幾塊光刻掩膜版？各自的作用是什么？2.什么是局部氧化（什么是局部氧化（LOCOS ) ？ （Local Oxidation of Silicon) 3.什么是硅柵自對(duì)準(zhǔn)什么是硅柵自對(duì)準(zhǔn)(Self Aligned )？4. N阱的作用是什么？阱的作用是什么？5. NMOS和和PMOS的源漏如何形成的？的源漏如何形成的？國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6

20、-24 韓韓 良良32國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良33國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良1.2.1 N阱硅柵阱硅柵CMOS工藝主要流程工藝主要流程 （ 參考參考P阱硅柵阱硅柵CMOS工藝流程）工藝流程）場(chǎng)區(qū)光場(chǎng)區(qū)光刻刻襯底準(zhǔn)襯底準(zhǔn)備備生長(zhǎng)生長(zhǎng)SiO2和和Si3N4N阱光刻、注入、阱光刻、注入、推進(jìn)推進(jìn)生長(zhǎng)生長(zhǎng)SiO2和和Si3N4N管場(chǎng)區(qū)光刻、管場(chǎng)區(qū)光刻、注入注入閾值電壓調(diào)整區(qū)光刻、閾值電壓調(diào)整區(qū)光刻、注入注入清潔有源區(qū)表面、清潔有源區(qū)表面、長(zhǎng)柵氧長(zhǎng)柵氧場(chǎng)區(qū)氧化場(chǎng)區(qū)氧化(局部局

21、部氧化氧化)多晶淀積、參雜、多晶淀積、參雜、光刻光刻N(yùn)管管LDD光刻、光刻、注入注入P+有源區(qū)光刻、有源區(qū)光刻、注入注入P管管LDD光刻、光刻、注入注入N+有源區(qū)光刻、有源區(qū)光刻、注入注入BPSG淀淀積積接觸孔光接觸孔光刻刻N(yùn)+接觸孔光刻、接觸孔光刻、注入注入淀積金屬淀積金屬1、反、反刻刻淀積絕緣介淀積絕緣介質(zhì)質(zhì)通孔孔光通孔孔光刻刻淀積金屬淀積金屬2、反刻反刻淀積鈍化層、淀積鈍化層、光刻光刻側(cè)墻氧化物淀積、側(cè)側(cè)墻氧化物淀積、側(cè)墻腐蝕墻腐蝕國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良351.2.2 N阱硅柵阱硅柵CMOS工藝主要流程工藝主要流程1.1

22、.襯底準(zhǔn)備襯底準(zhǔn)備P P+ +/P/P外延片外延片P P型單晶片型單晶片國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良36P-Sub1.2.2 N阱硅柵阱硅柵CMOS工藝主要流程工藝主要流程2. 氧化、光刻氧化、光刻N(yùn)-阱阱(nwell)國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良37N阱P-Sub1.2.2 N阱硅柵阱硅柵CMOS工藝主要流程工藝主要流程3. N-阱注入，阱注入，N-阱推進(jìn)阱推進(jìn),退火，清潔表面退火，清潔表面國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24

23、韓韓 良良38P-SubN阱1.2.2 N阱硅柵阱硅柵CMOS工藝主要流程工藝主要流程4.長(zhǎng)薄氧、長(zhǎng)氮化硅、光刻場(chǎng)區(qū)長(zhǎng)薄氧、長(zhǎng)氮化硅、光刻場(chǎng)區(qū)(active反版反版)國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良39P-Sub1.2.2 N阱硅柵阱硅柵CMOS工藝主要流程工藝主要流程5.場(chǎng)區(qū)氧化（場(chǎng)區(qū)氧化（LOCOS）, 清潔表面清潔表面 (場(chǎng)區(qū)氧化前可做場(chǎng)區(qū)氧化前可做N管場(chǎng)區(qū)注入和管場(chǎng)區(qū)注入和P管場(chǎng)區(qū)管場(chǎng)區(qū)注入）注入）國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良40P-Sub1.2.2 N阱硅柵阱硅柵C

24、MOS工藝主要流程工藝主要流程6. 柵氧化柵氧化,淀積多晶硅，反刻多晶淀積多晶硅，反刻多晶 （polysiliconpoly)國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良41P-SubP-SubP-Sub1.2.2 N阱硅柵阱硅柵CMOS工藝主要流程工藝主要流程7. P+ active注入注入（Pplus）（ 硅柵自對(duì)準(zhǔn)）硅柵自對(duì)準(zhǔn)）國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良42P-SubP-SubP-Sub1.2.2 N阱硅柵阱硅柵CMOS工藝主要流程工藝主要流程8. N+ active注入注入（N

25、plus Pplus反版）反版） （ 硅柵自對(duì)準(zhǔn)）硅柵自對(duì)準(zhǔn)）國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良43P-SubP-Sub1.2.2 N阱硅柵阱硅柵CMOS工藝主要流程工藝主要流程9. 淀積淀積BPSG，光刻接觸孔，光刻接觸孔(contact)，回流回流國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良44P-Sub1.2.2 N阱硅柵阱硅柵CMOS工藝主要流程工藝主要流程10. 蒸鍍金屬蒸鍍金屬1，反刻金屬，反刻金屬1（metal1)國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理202

26、2-6-24 韓韓 良良45P-SubP-Sub1.2.2 N阱硅柵阱硅柵CMOS工藝主要流程工藝主要流程11. 絕緣介質(zhì)淀積，平整化，光刻通孔絕緣介質(zhì)淀積，平整化，光刻通孔(via)國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良46P-Sub1.2.2 N阱硅柵阱硅柵CMOS工藝主要流程工藝主要流程12. 蒸鍍金屬蒸鍍金屬2，反刻金屬，反刻金屬2（metal2)國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良47P-Sub1.2.2 N阱硅柵阱硅柵CMOS工藝主要流程工藝主要流程13. 鈍化層淀積，平整化，

27、光刻鈍化窗孔鈍化層淀積，平整化，光刻鈍化窗孔(pad)國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良481.2.3 N阱硅柵阱硅柵CMOS工藝工藝 光刻掩膜版匯總簡(jiǎn)圖光刻掩膜版匯總簡(jiǎn)圖N阱阱有源區(qū)有源區(qū)多晶多晶 Pplus Nplus接觸孔接觸孔金屬金屬1通孔通孔金屬金屬2PAD國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良491.2.4 局部氧化的作用局部氧化的作用2. 減緩表面臺(tái)階減緩表面臺(tái)階3. 減小表面漏電流減小表面漏電流P-SubN-阱阱1. 提高場(chǎng)區(qū)閾值電壓提高場(chǎng)區(qū)閾值電壓國(guó)際微電子中心國(guó)際微電

28、子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良501.2.5 硅柵自對(duì)準(zhǔn)的作用硅柵自對(duì)準(zhǔn)的作用 在硅柵形成后，利用硅柵的遮蔽作用在硅柵形成后，利用硅柵的遮蔽作用來(lái)形成來(lái)形成MOS管的溝道區(qū)，使管的溝道區(qū)，使MOS管的溝道管的溝道尺寸更精確，寄生電容更小。尺寸更精確，寄生電容更小。P-SubN-阱阱國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良511.2.6 MOS管襯底電極的引出管襯底電極的引出 NMOS管和管和PMOS管的襯底電極都從管的襯底電極都從上表面引出，由于上表面引出，由于P-Sub和和N阱的參雜濃度阱的參雜濃度都較低

29、，為了避免整流接觸，電極引出處都較低，為了避免整流接觸，電極引出處必須有濃參雜區(qū)。必須有濃參雜區(qū)。P-SubN-阱阱國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良1.2.7 LDD注入注入 在在P+（N+）有源區(qū)）有源區(qū)注入前可以進(jìn)行注入前可以進(jìn)行LDD注注入，以便減小短溝道效入，以便減小短溝道效應(yīng)和熱載流子效應(yīng)。應(yīng)和熱載流子效應(yīng)。 用用Pplus版光刻后進(jìn)行版光刻后進(jìn)行PMOS管管LDD注入，注入， 用用Nplus版光刻后進(jìn)行版光刻后進(jìn)行NMOS管管LDD注入，注入， 都是以光刻膠膜作為注入遮蔽膜。都是以光刻膠膜作為注入遮蔽膜。 LDD注入之后，先

30、制作側(cè)墻，然后再進(jìn)行注入之后，先制作側(cè)墻，然后再進(jìn)行P+（N+）有源區(qū)光刻、注入。）有源區(qū)光刻、注入。 國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良1.2.8 接觸孔摻雜接觸孔摻雜 為了改善有源區(qū)接觸孔特性，為了改善有源區(qū)接觸孔特性，在光刻接觸在光刻接觸孔之后、回流之前，孔之后、回流之前， 用用Nplus 版光刻，對(duì)接觸孔進(jìn)行版光刻，對(duì)接觸孔進(jìn)行N+注入注入 用用Pplus 版光刻，對(duì)接觸孔進(jìn)行版光刻，對(duì)接觸孔進(jìn)行P+注入注入國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良1.2.9 其它其它MOS工藝簡(jiǎn)介

31、工藝簡(jiǎn)介雙層多晶：雙層多晶：易做多晶電容、多晶電阻、疊易做多晶電容、多晶電阻、疊柵柵MOS器件，適合器件，適合CMOS數(shù)數(shù)/?；旌想娐?、模混合電路、EEPROM等等多層金屬：多層金屬：便于布線，連線短，連線占面便于布線，連線短，連線占面積小，適合大規(guī)模、高速積小，適合大規(guī)模、高速CMOS電路電路P阱阱CMOS工藝工藝雙阱雙阱CMOS工藝工藝E/D NMOS工藝工藝國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良551.2.10 練習(xí)練習(xí)1.闡述闡述N阱硅柵CMOS集成電路制造工藝的主要流程，說(shuō)明流程中需要哪些光的主要流程，說(shuō)明流程中需要哪些光刻掩膜版及其作用?？萄谀ぐ婕捌渥饔?。2. 何為硅柵自對(duì)準(zhǔn)？何為硅柵自對(duì)準(zhǔn)？國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良561.3其它集成電路制造工其它集成電路制造工藝簡(jiǎn)介藝簡(jiǎn)介國(guó)際微電子中心國(guó)際微電子中心集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-6-24 韓韓 良良571