1、會計(jì)學(xué)1B計(jì)算機(jī)系統(tǒng)計(jì)算機(jī)系統(tǒng)第一頁，共25頁。2第1頁/共25頁第二頁，共25頁。3n資源共享第2頁/共25頁第三頁，共25頁。4第3頁/共25頁第四頁，共25頁。5取指n0 譯碼n0 執(zhí)行n0 寫回n0取指n1 譯碼n1 執(zhí)行n1 寫回n1取指n2 譯碼n2 執(zhí)行n2 寫回n2取指n3 譯碼n3 執(zhí)行n3 寫回n3取指n4 譯碼n4 執(zhí)行n4 寫回n4取指n5 譯碼n5 執(zhí)行n5 寫回n5取指n6 譯碼n6 執(zhí)行n6 寫回n6取指n7 譯碼n7 執(zhí)行n7 寫回n7第4頁/共25頁第五頁，共25頁。6n超級流水線處理機(jī)是通過各部分硬件的充分重疊工作提高處理機(jī)性能，以時(shí)間換取(hunq)空間。

2、取指n0譯碼n0執(zhí)行n0寫回n0取指n1譯碼n1執(zhí)行n1寫回n1取指n2譯碼n2執(zhí)行n2寫回n2取指n3譯碼n3執(zhí)行n3寫回n3第5頁/共25頁第六頁，共25頁。7取指IF 譯碼ID 執(zhí)行EX 寫回W執(zhí)行EX執(zhí)行EX取指IF 譯碼ID 執(zhí)行EX 寫回W執(zhí)行EX執(zhí)行EX取指IF 譯碼ID 執(zhí)行EX 寫回W執(zhí)行EX執(zhí)行EX第6頁/共25頁第七頁，共25頁。8 階 差 對 階 加 規(guī) 格 化 存 儲 器 輸入 R 輸入 R 流水線式 ALU 輸出 R 第7頁/共25頁第八頁，共25頁。9n， ，cnn B+CE，A*E Dn利用兩條向量運(yùn)算指令完成，指令內(nèi)無數(shù)據(jù)相關(guān)，指令間有一次數(shù)據(jù)相關(guān)。第8頁/共

3、25頁第九頁，共25頁。10陣列處理機(jī)由在同一控制器CU控制下的多個(gè)處理單元PE組成(z chn)， PE是不帶控制部件的運(yùn)算單元。在CU控制下，各PE對各自的數(shù)據(jù)并行地執(zhí)行同一條指令所規(guī)定的操作。 CU PE PE PE ICN 第9頁/共25頁第十頁，共25頁。11A（n）=B（n）+C（n）在陣列處理機(jī)上，用一條加法指令控制(kngzh)n個(gè)處理單元同時(shí)執(zhí)行加法完成第10頁/共25頁第十一頁，共25頁。12第11頁/共25頁第十二頁，共25頁。13第12頁/共25頁第十三頁，共25頁。14 P0 P1 Pn CH CH CH I/O I/O SM P-M-I/O 互連網(wǎng)絡(luò) 共享存儲器 第

4、13頁/共25頁第十四頁，共25頁。15第14頁/共25頁第十五頁，共25頁。16第15頁/共25頁第十六頁，共25頁。17直接與單個(gè)處理器相連。n與單個(gè)處理器相連的模塊稱為該處理器的本地存儲器。n當(dāng)一個(gè)處理器訪問自己的本地存儲器時(shí)，不必通過互連網(wǎng)絡(luò)，直接訪問即可。第16頁/共25頁第十七頁，共25頁。18M M M P P P ICN 第17頁/共25頁第十八頁，共25頁。19的處理機(jī)組成(z chn)n一道程序被分解成能夠串行執(zhí)行的程序段，分給各處理機(jī)按順序完成，各處理機(jī)相對獨(dú)立的并行工作，在處理機(jī)級實(shí)施流水。第18頁/共25頁第十九頁，共25頁。20M M M Pn P2 P1 缺點(diǎn)：總

5、線帶寬(di kun)限制了系統(tǒng)的性能總線出現(xiàn)故障時(shí)，所有處理機(jī)無法訪問存儲器第19頁/共25頁第二十頁，共25頁。21Mn M2 M1 Pn P2 P1 Request Grant 總線控制器 (仲裁邏輯) Busy BI BI BI 第20頁/共25頁第二十一頁，共25頁。22第21頁/共25頁第二十二頁，共25頁。23 P1 P2 P3 Pn M1 M2 M3 Mm 各處理機(jī)可以同時(shí)訪問不同的存儲模塊。每個(gè)交叉點(diǎn)是一個(gè)多路選1的開關(guān)及仲裁部件。缺點(diǎn)(qudin)：價(jià)格高，與n*m成正比。第22頁/共25頁第二十三頁，共25頁。24 P1 P2 P3 Pn M1 M2 Mm 第23頁/共25頁第二十四頁，共25頁。25儲器，且私有(syu)存儲器不能被其它計(jì)算