1、PCF85918位A/D和D/A轉(zhuǎn)換1、特性：單電源供電。工作電壓：2.5 V 6 V。待機(jī)電流低。I2C 總線串行輸入/輸出。通過3 個(gè)硬件地址引腳編址。采樣速率取決于 I2C 總線速度。4個(gè)模擬輸入可編程為單端或差分輸入。自動(dòng)增量通道選擇。模擬電壓范圍：VSSVDD。片上式 A/D 轉(zhuǎn)換。帶一個(gè)模擬輸出的乘法 DAC。與保持電路。8 位逐次逼近2、應(yīng)用：閉環(huán)控制系統(tǒng)。用于和 TV 應(yīng)用方面的模擬的低功耗轉(zhuǎn)換器。電池供電設(shè)備。在汽車、音響。3、概述：PCF8591 是單片、單電源低功耗 8 位 CMOS器件，具有 4 個(gè)模擬輸入、一個(gè)輸出和一個(gè)串行 I2C 總線接口。3 個(gè)地址引腳 A0、A

2、1 和 A2 用于編程硬件地址，允最多 8 個(gè)器件連接至I2C總線而不需要額外硬件。器件的地址、控制和數(shù)據(jù)通過兩線雙向 I2C 總線傳輸。器件功能包括多路復(fù)用模擬輸入、片上和保持功能、8位模數(shù)轉(zhuǎn)換和8 位數(shù)模擬轉(zhuǎn)換。最大轉(zhuǎn)換速率取決于 I2C 總線的最高速率。4、貨物信息5、內(nèi)部框圖圖1內(nèi)部框圖16、引腳7、功能描述7.1 地址I2C 總線系統(tǒng)中的每一片PCF8591 通過發(fā)送有效地址到該器件來激活。該地址包括固定部分和可編程部分?？删幊滩糠直仨毟鶕?jù)地址引腳 A0、A1 和 A2 來設(shè)置。在 I2C 總線協(xié)議中地址必須是起始條件后作為第一個(gè)字節(jié)發(fā)送。地址字節(jié)的最后一位是用于設(shè)置以后數(shù)據(jù)傳輸方向

3、的讀/寫位。（見圖 4、16、17）7.2 控制字發(fā)送到 PCF8591 的第二個(gè)字節(jié)將被在控制寄存器，用于控制器件功能。 控制寄存器的高半字節(jié)用于允許模擬輸出，和將模擬輸入編程為單端或差分輸入。低半字節(jié)選擇一個(gè)由高半字節(jié)定義的模擬輸入通道（見圖 5）。如果自動(dòng)增量（auto-increment）標(biāo)志置 1，每次A/D轉(zhuǎn)換后通道號(hào)將自動(dòng)增加。如果自動(dòng)增量（auto-increment）模式是使用內(nèi)部振蕩器的應(yīng)用中所需要的，那么控制字中模擬輸出允許標(biāo)志應(yīng)置 1。這要求內(nèi)部振蕩器持續(xù)運(yùn)行，因此要防止振蕩器啟動(dòng)延時(shí)的轉(zhuǎn)換錯(cuò)誤結(jié)果。模擬輸出允許標(biāo)志可以在其他時(shí)候復(fù)位以減少靜態(tài)功耗。選擇一個(gè)不存在的輸入

4、通道將導(dǎo)致分配最高可用的通道號(hào)。所以，如果自動(dòng)增量（auto-increment）被置 1，下一個(gè)被選擇的通道將總是通道 0。兩個(gè)半字節(jié)的最高有效位（即bit 7 和 bit 3）是留給未來的功能，必須設(shè)置為邏輯 0。控制寄存器的所有位在上電復(fù)位后被復(fù)位為邏輯 0。D/A 轉(zhuǎn)換器和振蕩器在節(jié)能時(shí)被。模擬輸出被切換到高阻態(tài)。2圖 2 引腳圖（DIP16）3圖 5 控制字7.3 D/A 轉(zhuǎn)換發(fā)送給 PCF8591 的第三個(gè)字節(jié)被到 DAC數(shù)據(jù)寄存器，并使用片上 D/A 轉(zhuǎn)換器轉(zhuǎn)換成對(duì)應(yīng)的模擬電壓。這個(gè) D/A壓電路和選擇開關(guān)組成。接頭譯轉(zhuǎn)換器由連接至外部參考電壓的具有 256 個(gè)接頭的電阻分切換一

5、個(gè)接頭至 DAC 輸出線（見圖 6）。模擬輸出電壓由自動(dòng)清零增益放大器緩沖。這個(gè)緩沖放大器可通過設(shè)置控制寄存器的模擬輸出允許標(biāo)志來或關(guān)閉。在激活狀態(tài)，輸出電壓將保持到新的數(shù)據(jù)字節(jié)被發(fā)送。圖 6 DAC 電阻電路D/A 轉(zhuǎn)換器也可用于逐次逼近 A/ D 轉(zhuǎn)換（sucsive approximation A/D片上conver）。為用于 A/D 轉(zhuǎn)換周期的 DAC，增益放大器還配備了一個(gè)和保持電路。在執(zhí)行A/D 轉(zhuǎn)換時(shí)該電路保持輸出電壓。提供給模擬輸出AOUT的輸出電壓由圖7中的公式給出。D/A轉(zhuǎn)換順序的波形見圖 8。4圖 7 DAC 數(shù)據(jù)寄存器和 D/A 轉(zhuǎn)換特性圖8 D/A轉(zhuǎn)換順序7.4 A/

6、D 轉(zhuǎn)換A/D 轉(zhuǎn)換器采用逐次逼近轉(zhuǎn)換技術(shù)。在 A/D轉(zhuǎn)換周期將臨時(shí)使用片上 D/A 轉(zhuǎn)換器和高增益比較器。一個(gè) A/D 轉(zhuǎn)換周期總是開始于發(fā)送一個(gè)有效讀模式地址給 PCF8591 之后。A/D 轉(zhuǎn)換周期在應(yīng)答時(shí)鐘脈沖的后沿被觸發(fā)，并在傳輸前一次轉(zhuǎn)換結(jié)果時(shí)執(zhí)行（見圖 9）。一旦一個(gè)轉(zhuǎn)換周期被觸發(fā)，所選通道的輸入電壓采樣將保存到并被轉(zhuǎn)換為對(duì)應(yīng)的 8位二進(jìn)制碼。取自差分輸入的采樣將被轉(zhuǎn)換為 8位二進(jìn)制補(bǔ)碼。（見圖 10和圖 11）1，將選擇下一轉(zhuǎn)換結(jié)果被保存在 ADC 數(shù)據(jù)寄存器等待傳輸。如果自動(dòng)增量標(biāo)志被置個(gè)通道。在讀周期傳輸?shù)牡谝粋€(gè)字節(jié)包含前一次讀周期的轉(zhuǎn)換結(jié)果代碼。以上電復(fù)位之后讀取的第一個(gè)

7、字節(jié)是 0 x80。I2C總線協(xié)議的讀周期如圖 8、圖16和圖 17。最高 A/D轉(zhuǎn)換速率取決于實(shí)際的 I2C 總線速度。圖9A/D轉(zhuǎn)換順序5圖 10單端輸入的A/D轉(zhuǎn)換特性圖 11 差分輸入的 A/D 轉(zhuǎn)換特性7.5 參考電壓對(duì) D/A 和 A/D 轉(zhuǎn)換，穩(wěn)定的參考電壓和電源電壓必須提供給電阻分壓電路（引腳VREF 和AGND）。AGND引腳必須連接到系統(tǒng)模擬地，并應(yīng)該有一個(gè)參考 VSS 的直流偏置。低頻可應(yīng)用于 VREF 和 AGND 引腳。這允許 D / A 轉(zhuǎn)換器作為一象限乘法器使用；見第 15 章和圖 7。A / D 轉(zhuǎn)換器也可以用作一個(gè)或兩個(gè)象限模擬除法。模擬輸入電壓除以參考電壓。

8、其結(jié)果被轉(zhuǎn)換為二進(jìn)制碼。在這種應(yīng)用中，用戶必須保持在轉(zhuǎn)換周期的參考電壓穩(wěn)定。67.6 振蕩器片上振蕩器產(chǎn)生 A/D 轉(zhuǎn)換周期和刷新自動(dòng)清零緩沖放大器需要的時(shí)鐘信號(hào)。在使用這個(gè)振蕩器時(shí)EXT 引腳必須連接到 VSS。在 OSC 引腳振蕩頻率是可用的。如果 EXT 引腳被連接到 VDD，振蕩輸出 OSC 將切換到高阻態(tài)以允許用戶連接外部時(shí)鐘信號(hào)至 OSC。8、I2C 總線特性I2C 總線是不同的 IC 或模塊之間的雙向兩線通信。這兩條線是串行數(shù)據(jù)線（SDA）和串行時(shí)鐘線（SCL）。這兩條線必須通過上拉電路連接時(shí)啟動(dòng)。8.1 位傳輸電源。數(shù)據(jù)傳輸只能在總線不忙一個(gè)數(shù)據(jù)位在每一個(gè)時(shí)鐘脈沖期間傳輸。SD

9、A 線上的數(shù)據(jù)必須在時(shí)鐘脈沖的高電壓期間保持穩(wěn)定，這個(gè)期間數(shù)據(jù)線上的改變將被當(dāng)作控制信號(hào)。圖 12 位傳輸8.2 開始或停止條件數(shù)據(jù)和時(shí)鐘線在總不忙時(shí)保持化被定義為開始條件。時(shí)鐘為。在時(shí)鐘為，數(shù)據(jù)線上的一個(gè)由高到低的變，數(shù)據(jù)線上的一個(gè)由低到高的變化被定義為停止條件。圖 13 開始和停止條件定義8.3 系統(tǒng)配置產(chǎn)生信息的器件稱作“發(fā)送機(jī)”，接收信息的器件稱作“機(jī)”，被控制的器件稱作“從機(jī)”?！?。控制信息的器件稱作“主圖 14 系統(tǒng)配置78.4 應(yīng)答在開始和停止條件之間從發(fā)送機(jī)傳輸?shù)降臄?shù)據(jù)字節(jié)數(shù)是沒有限制的。每個(gè) 8 位數(shù)據(jù)字節(jié)之后緊跟著一個(gè)應(yīng)答位。應(yīng)答位是由發(fā)送機(jī)放在總線的一個(gè)，而主機(jī)也產(chǎn)生一個(gè)

10、額外的與應(yīng)答有關(guān)的時(shí)鐘脈沖。地址匹配的從必須在接收每個(gè)字節(jié)后產(chǎn)生一個(gè)應(yīng)答。然而主機(jī)在接收到每個(gè)已經(jīng)被從發(fā)送機(jī)終止的字節(jié)后必須產(chǎn)生一個(gè)應(yīng)答。在應(yīng)答時(shí)鐘脈沖期間，應(yīng)答的器件必須將 SDA 線拉低，因此在應(yīng)答相應(yīng)的時(shí)鐘脈沖的期間，SDA 線必須保持穩(wěn)定的低電平。在由從機(jī)終止的最后一個(gè)字節(jié)，主必須通過產(chǎn)生一個(gè)低電平應(yīng)答向發(fā)送機(jī)發(fā)出一個(gè)數(shù)據(jù)結(jié)束信號(hào)，這樣發(fā)送機(jī)必須將數(shù)據(jù)線拉高以允許主機(jī)產(chǎn)生停止條件。圖 15 I2C 總線應(yīng)答8.5 I2C 總線協(xié)議在開始條件后一個(gè)有效的硬件地址必須發(fā)送至 PCF8591。讀/寫位定義了以后單個(gè)或多個(gè)字節(jié)數(shù)據(jù)傳輸?shù)姆较?。開始條件、停止條件和應(yīng)答位的格式和定時(shí)參考 I2C 總線特性。在寫模式，數(shù)據(jù)傳輸通過發(fā)送下一個(gè)數(shù)據(jù)傳輸?shù)耐Ｖ箺l件或開始條件來結(jié)束。圖 16 寫模式的總線協(xié)議，D/A 轉(zhuǎn)換15 、