1、Altera FPGA配置方式及升級方式（針對cyclone II器件）1、配置 cyclone II FPGA對于altera fpga，主要配置方式為AS, PS, JTAG三種配置方式。這幾種配置方式在于電 路上對器件配置方式引腳選擇不同：如圖1.1所示：Configuration SchemeMSEL1MSELOAS (20 MHz)00PS01Fast AS (40 MHz)10JTAG-based Configuration圖1.1注意1：對于快速AS模式，只支持配置芯片EPCS16，EPCS64；2：對于JTAG配置模式，只應(yīng)用JTAG，該引腳連接到地;2、配置器件（圖2.1）：

2、Configuration SchemeDescriptionAS configurationConfiguration using serial configuration devices (EPCS1, EPCS4, EPCS16 or EPCS64 devices)PS configurationConfiguration using enhanced configuration devices (EPC4, EPCS, and EPC16 devices), EPC2 and EPC1 configuration devices, an intelligent host (microp

3、rocessor), or a download cableJTAG-based configurationConfiguration via JTAG pins using a download cable, an intelligent host (microprocessor), or the Jam Standard Test and Programming Language (STAPL)圖2.13、FPGA配置方式具體分體3.1 AS（Active Serial）配置：3.1.1原理AS由FPGA器件引導(dǎo)配置操作過程，它控制著外部存儲器和初始化過程，EPCS系列. 如EPCS1,E

4、PCS4配置器件專供AS模式，目前只支持Cyclone系列。使用Altera串行 配置器件來完成。Cyclone器件處于主動地位，配置器件處于從屬地位。AS配置器 件采用四引腳接口處理：DCLK、DATA ASDI、nCS；配置數(shù)據(jù)通過DATA0引腳送入 FPGA。配置數(shù)據(jù)被同步在DCLK輸入上，1個(gè)時(shí)鐘周期傳送1位數(shù)據(jù)。3.1.2電路連接方式（圖3.1）DeviceEPCSDATADCLKnSTATUSCONF_DONE nCEO nCONFIG nCEDA7A0DCLKnCSOMSEL1ASDOMSELOCyclone II FPGAN.C.vcc7GND圖3.13.1.3配置時(shí)序（圖3.

5、2）圖3.2在配置完成后到初始化完成所需要299個(gè)時(shí)鐘周期（100M）3.1.4配置文件.pof .jic .rbf 3.2 PS（Passive Serial）配置方式3.2.1配置原理主動串行配置方式可以通過altera配置器件，一個(gè)下載電纜，或者通過一個(gè)主控制 器，諸如MAX II器件、MCU等來配置FPGA。配置數(shù)據(jù)通過DATA0在每個(gè)DCLK的 上升沿送入器件。FPGA配置方式選擇引腳配置如圖3.3所示Configuration SchemeMSEL1MSELOPS013.2.2電路連接:配置器件配置（圖3.4）DCLKDATA0E (3)nCS (3)nlNIT_CONF 涔k1,

6、N.C (4)圖3.4MAX II配置，圖3.5圖3.5MCU配置，圖3.6MSEL1CONF DUNE nSTATUMSELOriCErtCEOAFAjO nCONFlGCLK圖3.73.2.4配置文件格式.rbf .hex .ttf3.3 JTAG配置方式3.3.1原理對于cyclone II器件來說，JTAG配置方式優(yōu)先于其他器件配置方式。在PS模式下， 加入JTAG配置方式后，PS配置方式被中斷，優(yōu)先開始JTAG配置。同樣，在AS模 式下，器件不會輸出DCLK信號。器件在JTAG模式下，使用TDI,TDO,TMS和TCK四個(gè)引腳。同時(shí)，在JTAG模式下，配合AS模式配置方式，可以通過J

7、TAG燒寫FPGA。3.3.2 JTAG方式電路連接BYTEBLASTER 圖 3.8nCE佃TCKTOOnCEOTMSnSTATUSTDICONF_DONEnCONFIGMSELOMSEL1DATAODCLKUSB-BSasier, ByteBlasier ll, MasterBSaster, or ByteBSasierMV 10-Pin Male Header (Top View)I 心 砂砂砂回01皿 回回回回回圖3.8JTAG with MCU 圖 3.9MemoryL ADDR DATACyclone II FPGAMicroprocessornCE (3)nCEO MSEL1nCONFIG MSEL0 DATAODCLKTDITCK TOOTMS nSTATUSCONF_DONE圖3.9JTAG & AS Cconfig 圖 3.10N.C,偵如Cyclone II Device(2)Serial Configuration Device nCE (4)TCKnCEOTDOnSTATUS CONF_DONE nCONFIG MSELO MSEL1TMSTDIASDOnCSODCLKDAIAOASDI nCS DCLK DATAVcc (i)USB Blaster. ByteBlaster li.Masteraster