1、本章節(jié)我們來說說最基本的測試開短路測試（Open-Short Test），說說測試的目的和方法。一測試目的Open-Short Test也稱為ContinuityTest或Contact Test，用以確認在器件測試時所有的信號引腳都與測試系統(tǒng)相應(yīng)的通道在電性能上完成了連接，并且沒有信號引腳與其他信號引腳、電源或地發(fā)生短路。測試時間的長短直接影響測試成本的高低，而減少平均測試時間的一個最好方法就是盡可能早地發(fā)現(xiàn)并剔除壞的芯片。Open-Short測試能快速檢測出DUT是否存在電性物理缺陷，如引腳短路、bond wire缺失、引腳的靜電損壞、以及制造缺陷等。另外，在測試開始階段，Open-Sho

2、rt測試能及時告知測試機一些與測試配件有關(guān)的問題，如ProbeCard或器件的Socket沒有正確的連接。二測試方法Open-Short測試的條件在器件的規(guī)格數(shù)或測試計劃書里通常不會提及，但是對大多數(shù)器件而言，它的測試方法及參數(shù)都是標準的，這些標準值會在稍后給出?；赑MU的Open-Short測試是一種串行（Serial）靜態(tài)的DC測試。首先將器件包括電源和地的所有管腳拉低至“地”（即我們常說的清0），接著連接PMU到單個的DUT管腳，并驅(qū)動電流順著偏置方向經(jīng)過管腳的保護二極管一個負向的電流會流經(jīng)連接到地的二極管（圖3-1），一個正向的電流會流經(jīng)連接到電源的二極管（圖3-2），電流的大小在1

3、00uA到500uA之間就足夠了。大家知道，當電流流經(jīng)二極管時，會在其P-N結(jié)上引起大約0.65V的壓降，我們接下來去檢測連接點的電壓就可以知道結(jié)果了。既然程序控制PMU去驅(qū)動電流，那么我們必須設(shè)置電壓鉗制，去限制Open管腳引起的電壓。Open-Short測試的鉗制電壓一般設(shè)置為3V當一個Open的管腳被測試到，它的測試結(jié)果將會是3V。串行靜態(tài)Open-Short測試的優(yōu)點在于它使用的是DC測試，當一個失效（failure）發(fā)生時，其準確的電壓測量值會被數(shù)據(jù)記錄（datalog）真實地檢測并顯示出來，不管它是Open引起還是Short導致。缺點在于，從測試時間上考慮，會要求測試系統(tǒng)對DUT的

4、每個管腳都有相應(yīng)的獨立的DC測試單元。對于擁有PPPMU結(jié)構(gòu)的測試系統(tǒng)來說，這個缺點就不存在了。當然，Open-Short也可以使用功能測試（Functional Test）來進行，我會在后面相應(yīng)的章節(jié)提及。圖3-1.對地二極管的測試測試下方連接到地的二極管，用PMU抽取大約-100uA的反向電流；設(shè)置電壓下限為-1.5V，低于-1.5V（如-3V）為開路；設(shè)置電壓上限為-0.2V，高于-0.2V（如-0.1V）為短路。此方法僅限于測試信號管腳（輸入、輸出及IO口），不能應(yīng)用于電源管腳如VDD和VSS.圖3-2.對電源二極管的測試測試上方連接到電源的二極管，用PMU驅(qū)動大約100uA的正向電流

5、；設(shè)置電壓上限為1.5V，高于1.5V（如3V）為開路；設(shè)置電壓下限為0.2V，低于0.2V（如0.1V）為短路。此方法僅限于測試信號管腳（輸入、輸出及IO口），不能應(yīng)用于電源管腳如VDD和VSS.電源類管腳結(jié)構(gòu)和信號類管腳不一樣，無法照搬上述測試方法。不過也可以測試其開路情形，如遵循已知的良品的測量值，直接去設(shè)置上下限。第四章.DC參數(shù)測試（1）摘要本章節(jié)我們來說說DC參數(shù)測試，大致有以下內(nèi)容，歐姆定律等基礎(chǔ)知識DC測試的各種方法各種DC測試的實現(xiàn)各類測試方法的優(yōu)缺點基本術(shù)語在大家看DC測試部分之前，有幾個術(shù)語大家還是應(yīng)該知道的，如下：Hot Switching熱切換，即我們常說的帶電操作，

6、在這里和relay（繼電器）有關(guān)，指在有電流的情況下斷開relay或閉合relay的瞬間就有電流流過（如：閉合前relay兩端的電位不等）。熱切換會減少relay的使用壽命，甚至直接損壞relay，好的程序應(yīng)避免使用熱切換。Latch-up閂鎖效應(yīng)，由于在信號、電源或地等管腳上施加了錯誤的電壓，在CMOS器件內(nèi)部引起了大電流，造成局部電路受損甚至燒毀，導致器件壽命縮短或潛在失效等災(zāi)難性的后果。BinningBinning（我很苦惱這玩意漢語怎么說譯者）是一個按照芯片測試結(jié)果進行自動分類的過程。在測試程序中，通常有兩種Binning的方式hard binning和soft binning. Ha

7、rd binning控制物理硬件實體（如機械手）將測試后的芯片放到實際的位置中去，這些位置通常放著包裝管或者托盤。Soft binning控制軟件計數(shù)器記錄良品的種類和不良品的類型，便于測試中確定芯片的失效類別。Hard binning的數(shù)目受到外部自動設(shè)備的制約，而Soft binning的數(shù)目原則上沒有限制。下面是一個Binning的例子：Bin# 類別01100MHz下良品0275MHz下良品10Open-Short測試不良品11整體IDD測試不良品12整體功能測試不良品1375MHz功能測試不良品14功能測試VIL/VIH不良品15DC測試VOL/VOH不良品16動態(tài)/靜態(tài)IDD測試不

8、良品17IIL/IIH漏電流測試不良品從上面簡單的例子中我們可以看到，Hard bin 0，Soft bin 01-02是良品，是我們常說的GoodBin；而Hard bin 1,Soft bin 10-17是不良品，也就是我們常說的FailedBin。測試程序必須通過硬件接口提供必要的Binning信息給handler，當handler接收到一個器件的測試結(jié)果，它會去判讀其Binning的信息，根據(jù)信息將器件放置到相應(yīng)位置的托盤或管帶中。第四章.DC參數(shù)測試（2）Program Flow測試程序流程中的各個測試項之間的關(guān)系對DC測試來說是重要的，很多DC測試要求前提條件，如器件的邏輯必須達到

9、規(guī)定的邏輯狀態(tài)要求，因此，在DC測試實施之前，通常功能測試需要被驗證無誤。如果器件的功能不正確，則后面的DC測試結(jié)果是沒有意義的。圖4-1的測試流程圖圖解了一個典型的測試流程，我們可以看到Gross Functional Test在DC Test之前實施了，這將保證所有的器件功能都已經(jīng)完全實現(xiàn)，并且DC測試所有的前提條件都是滿足要求的。我們在制定測試程序中的測試流程時要考慮的因素不少，最重要的是測試流程對生產(chǎn)測試效率的影響。一個好的流程會將基本的測試放在前面，盡可能早的發(fā)現(xiàn)可能出現(xiàn)的失效，以提升測試效率，縮短測試時間。其它需要考慮的因素可能有：測試中的信息收集、良品等級區(qū)分等，確保你的測試流程

10、滿足所有的要求。圖4-1.測試流程生產(chǎn)測試進行一段時間后，測試工程師應(yīng)該去看看測試記錄，決定是否需要對測試流程進行優(yōu)化出現(xiàn)不良品頻率較高的測試項應(yīng)該放到流程的前面去。Test Summary測試概要提供了表明測試結(jié)果的統(tǒng)計信息，它是為良率分析提供依據(jù)的，因此需要盡可能多地包含相關(guān)的信息，最少應(yīng)該包含總測試量、總的良品數(shù)、總的不良品數(shù)以及相應(yīng)的每個子分類的不良品數(shù)等。在生產(chǎn)測試進行的時候，經(jīng)常地去看一下Test Summary可以實時地去監(jiān)控測試狀態(tài)。圖4-2顯示的是一個Summary的實例。第四章.DC參數(shù)測試（3）DC測試與隱藏電阻許多DC測試或驗證都是通過驅(qū)動電流測量電壓或者驅(qū)動電壓測量電

11、流實現(xiàn)的，其實質(zhì)是測量電路中硅介質(zhì)產(chǎn)生的電阻值。當測試模式為驅(qū)動電流時，測量到的電壓為這部分電阻上產(chǎn)生的電壓；與之相似，驅(qū)動電壓時，測量到的電流為這部分電阻消耗的電流。我們按照器件規(guī)格書來設(shè)計半導體電路，基本上每條半導體通路的導通電壓、電路電阻等詳細的參數(shù)都已規(guī)定；整體傳導率也可能隨著器件不同的功能狀態(tài)而改變，而處于全導通、半導通和不導通的狀態(tài)。在DC參數(shù)測試中歐姆定律用于計算所測試的電阻值，驗證或調(diào)試DC測試時，我們可以將待測的電路看作電阻來排除可能存在的缺陷，通過驅(qū)動和測量得到的電壓和電流值可以計算出這個假設(shè)電阻的阻抗。ParameterDescriptionTest Conditions

12、MinMaxUnitVOLOutput Low VoltageVDD=Min, IOL=8.0mA0.4V我們可以用VOL這個參數(shù)來舉例說明：VOL=0.4V，IOL=8.0mA，這個參數(shù)陳述了輸出門電路驅(qū)動邏輯0時在輸出8mA電流情況下其上的電壓不能高于0.4V這樣一個規(guī)則。了解了這個信息，我們可以通過歐姆定律去計算器件管腳上擁有的輸出電阻，看它是否滿足設(shè)計要求。通過定律公式R=V/I我們可以知道，器件設(shè)計時，其輸出電阻不能高于50ohm，但是我們在規(guī)格書上看不到“輸出電阻”字樣，取而代之的是VOL和IOL這些信息。注：很多情況下我們可以用電阻代替待測器件去驗證整個測試相關(guān)環(huán)節(jié)的正確性，它能

13、排除DUT以外的錯誤，如程序的錯誤或負載板的問題，是非常有效的調(diào)試手段。第四章.DC參數(shù)測試（4）-VOH/IOHVOH/IOHVOH指器件輸出邏輯1時輸出管腳上需要保證的最低電壓（輸出電平的最小值）；IOH指器件輸出邏輯1時輸出管腳上的負載電流（為拉電流）。下表是256 x 4靜態(tài)RAM的VOH/IOH參數(shù)說明：ParameterDescriptionTest ConditionsMinMaxUnitVOHOutput High VoltageVDD=4.75V, IOH= -5.2mA2.4V測試目的VOH/IOH測試實際上測量的是輸出管腳在輸出邏輯1時的電阻，此測試確保輸出阻抗?jié)M足設(shè)計要

14、求，并保證在嚴格的VOH條件下提供所定義的IOH電流。測試方法VOH/IOH測試可以通過靜態(tài)或動態(tài)方式實現(xiàn)，這里我們先說說靜態(tài)方法。如圖4-3，靜態(tài)測試時，器件的所有輸出管腳被預(yù)置到輸出邏輯1狀態(tài)，測試機的PMU單元通過內(nèi)部繼電器的切換連接到待測的輸出管腳，接著驅(qū)動（拉出）IOH電流，測量此時管腳上的電壓值并與定義的VOH相比較，如果測量值低于VOH，則判不合格。對于單個PMU的測試機來說，這個過程不斷地被重復直到所有的輸出管腳都經(jīng)過測試，而PPPMU結(jié)構(gòu)的測試機則可以一次完成。注：1）使用VDDmin作為此測試最差情形；2）IOH是拉出的電流，對測試機來說它是負電流；3）測試時需要設(shè)置電壓鉗

15、制。 圖4-3.VOH測試阻抗計算VOH測試檢驗了器件當輸出邏輯1時輸出管腳輸送電流的能力，另一種檢驗這種能力的途徑則是測量邏輯1狀態(tài)時輸出端口的阻抗。如圖4-4，施加在等效電路中電阻上的壓降為E=4.75-2.4=2.35V，I=5.2mA，則R=E/I=452ohm，那么此輸出端口的阻抗低于452ohm時，器件合格。在調(diào)試、分析過程中將管腳電路合理替換為等效電路可以幫助我們簡化思路，是個不錯的方法。 圖4-4.等效電路故障尋找開始Trouble Shooting前，打開dataloger紀錄測量結(jié)果，如果待測器件有自己的標準，測試并紀錄測量結(jié)果后，所得結(jié)果不外乎以下三種情況：1VOH電壓正

16、常，測試通過；2在正確輸出邏輯1條件下，VOH電壓測量值低于最小限定，測試不通過；3在錯誤的輸出條件下，如邏輯0，VOH電壓測量值遠低于最小限定，測試不通過。這種情況下，測試機依然試圖驅(qū)動反向電流到輸出管腳，而管腳因為狀態(tài)不對會表現(xiàn)出很高的阻抗，這樣會在PMU上引起一個負壓，這時保護二極管會起作用，將電壓限制在-0.7V左右。當故障（failure）發(fā)生時，我們需要觀察datalog中的電壓測量值以確定故障類型，是上述的第2種情況？還是第3種？Datalog of:VOH/IOHSerial/Static test using the PMUPinForce/rng Meas/rngMinMa

17、xResult PIN1-5.2mA/ 10mA4.30V/8V2.40 VPASS PIN2-2.0mA/ 10mA2.34V/8V2.40 VFAIL PIN3-5.2mA/ 10mA3.96V/8V2.40 VPASS PIN4-5.2mA/ 10mA3.95V/8V2.40 VPASS PIN5-8.0mA/ 10mA3.85V/8V2.40 VPASS PIN6-8.0mA/ 10mA-.782V/8V2.40 VFAIL如果只是測量值低于最小限定，則很可能是器件自身的缺陷，如上面datalog中pin2的失效，從中我們可以看到測試發(fā)生時預(yù)處理成功實現(xiàn)，器件處于正確的邏輯狀態(tài)，而輸出

18、端的阻抗很大。這有可能是測試硬件上的阻抗附加到了其中，因此對測試機及測試配件的校驗工作就顯得很重要了。故障也可能是因為器件沒有正確地進行預(yù)處理而導致邏輯狀態(tài)不對引起的，上面datalog中pin6的失效就是這種情況。在進行DC測試之前，應(yīng)該保證進行預(yù)處理的向量正確無誤，這就要將預(yù)處理工作當作一項功能測試來進行。在測試流程中，代表預(yù)處理功能的測試項應(yīng)該放到相應(yīng)的DC測試項之前。只有它通過了保證了預(yù)處理已經(jīng)正確實施，我們才去做DC測量；否則我們就要花時間去解決預(yù)處理功能的測試問題。只有輸出被設(shè)定為正確地狀態(tài)，VOH/IOH測試才有意義。VOL/IOLVOL指器件輸出邏輯0時輸出管腳上需要壓制的最高

19、電壓（輸出電平的最大值）；IOL指器件輸出邏輯0時輸出管腳上的負載電流（為灌電流）。下表是256 x 4靜態(tài)RAM的VOL/IOL參數(shù)說明：ParameterDescriptionTest ConditionsMinMaxUnitVOLOutput Low VoltageVDD=4.75V, IOL= 8.0mA0.4V測試目的VOL/IOL測試實際上測量的是輸出管腳在輸出邏輯0時的電阻，此測試確保輸出阻抗?jié)M足設(shè)計要求，并保證在嚴格的VOL條件下吸收所定義的IOL電流。換句話說，器件的輸出管腳必須吃進規(guī)格書定義的最小電流而保持正確的邏輯狀態(tài)。測試方法與VOH/IOH一樣，VOL/IOL測試也可

20、以通過靜態(tài)或動態(tài)方式實現(xiàn)，這里我們還是先說說靜態(tài)方法。如圖4-5，靜態(tài)測試時，器件的所有輸出管腳被預(yù)置到輸出邏輯0狀態(tài)，測試機的PMU單元通過內(nèi)部繼電器的切換連接到待測的輸出管腳，接著驅(qū)動（灌入）IOL電流，測量此時管腳上的電壓值并與定義的VOL相比較，如果測量值高于VOL，則判不合格。對于單個PMU的測試機來說，這個過程不斷地被重復直到所有的輸出管腳都經(jīng)過測試，而PPPMU結(jié)構(gòu)的測試機則可以一次完成。注：1）使用VDDmin作為此測試最差情形；2）IOL是灌入的電流，對測試機來說它是正電流；3）測試時需要設(shè)置電壓鉗制。圖4-5.VOL測試阻抗計算VOL測試檢驗了器件當輸出邏輯0時輸出管腳吸收

21、電流的能力，另一種檢驗這種能力的途徑則是測量邏輯0狀態(tài)時輸出端口的阻抗。如圖4-6，施加在等效電路中電阻上的壓降為E=VOL-VSS=0.4V，I=8mA，則R=E/I=50ohm，那么此輸出端口的阻抗低于50ohm時，器件合格。圖4-6.等效電路故障尋找開始Trouble Shooting前，打開dataloger紀錄測量結(jié)果，如果待測器件有自己的標準，測試并紀錄測量結(jié)果后，所得結(jié)果不外乎以下三種情況： 1.VOL電壓正常，測試通過；2.在正確輸出邏輯0條件下，VOL電壓測量值高于最大限定，測試不通過；3.在錯誤的輸出條件下，如邏輯1，VOL電壓測量值遠高于最大限定，測試不通過。 這種情況下

22、，datalog中將顯示程序中設(shè)定的鉗制電壓值。當故障（failure）發(fā)生時，我們需要觀察datalog中的電壓測量值以確定故障類型，是上述的第2種情況？還是第3種？Datalog of:VOL/IOLSerial/Static test using the PMUPinForce/rngMeas/rngMinMaxResult PIN112.0mA/20mA130mV/8V400mVPASSPIN212.0mA/20mA421mV/8V400mVFAILPIN34.0mA/10mA125mV/8V400mVPASSPIN44.0mA/10mA90mV/8V400mVPASSPIN58.0m

23、A/10mA 205mV/8V400mVPASSPIN68.0mA/10mA5.52V/8V400mVFAIL如果只是測量值高于最大限定，則很可能是器件自身的缺陷，如上面datalog中pin2的失效，從中我們可以看到測試發(fā)生時預(yù)處理成功實現(xiàn)，器件處于正確的邏輯狀態(tài)，而輸出端的阻抗稍大。這有可能是測試硬件上的阻抗附加到了其中，因此對測試機及測試配件的校驗工作就顯得很重要了。故障也可能是因為器件沒有正確地進行預(yù)處理而導致邏輯狀態(tài)不對引起的，上面datalog中pin6的失效就是這種情況。在進行DC測試之前，應(yīng)該保證進行預(yù)處理的向量正確無誤，這就要將預(yù)處理工作當作一項功能測試來進行。在測試流程中，

24、代表預(yù)處理功能的測試項應(yīng)該放到相應(yīng)的DC測試項之前。只有它通過了保證了預(yù)處理已經(jīng)正確實施，我們才去做DC測量；否則我們就要花時間去解決預(yù)處理功能的測試問題。同樣，只有輸出被設(shè)定為正確地狀態(tài)，VOL/IOL測試才有意。第四章.DC參數(shù)測試（7）-Static IDD靜態(tài)指器件處于非活動狀態(tài)，IDD靜態(tài)電流就是指器件靜態(tài)時Drain到GND消耗的漏電流。靜態(tài)電流的測試目的是確保器件低功耗狀態(tài)下的電流消耗在規(guī)格書定義的范圍內(nèi)，對于依靠電池供電的便攜式產(chǎn)品的器件來說，此項測試格外重要。下表是一個靜態(tài)電流參數(shù)的例子：ParameterDescriptionTest ConditionsMinMaxUni

25、tsIDD StaticPowerSupply CurrentVDD=5.25V Input=VDD Iout=0+22uA測試方法靜態(tài)IDD也是測量流入VDD管腳的總電流，與Gross IDD不同的是，它是在運行一定的測試向量將器件預(yù)處理為已知的狀態(tài)后進行，典型的測試條件是器件進入低功耗狀態(tài)。測試時，器件保持在低功耗裝態(tài)下，去測量流入VDD的電流，再將測量值與規(guī)格書中定義的參數(shù)對比，判斷測試通過與否。VIL、VIH、VDD、向量序列和輸出負載等條件會影響測試結(jié)果，這些參數(shù)必須嚴格按照規(guī)格書的定義去設(shè)置。設(shè)計人員應(yīng)該準備準確的向量序列以完成對器件的預(yù)處理，將器件帶入低功耗模式，如果向量的效果不

26、理想，則需要進一步完善，精準的預(yù)處理序列是進行靜態(tài)IDD測試的關(guān)鍵。測試硬件外圍電路的旁路電容會影響測試結(jié)果，如果我們期望的IDD電流非常小，比如微安級，在測量電流前增加一點延遲時間也許會很有幫助。在一些特殊情況中，甚至需要使用Relay在測量電流前將旁路電容斷開以確保測量結(jié)果的精確。圖4-10.靜態(tài)電流測試阻抗計算靜態(tài)電流測試實際上測量的也是器件VDD和GND之間的阻抗，當VDD電壓定義在5.25V、IDD上限定義在22uA，根據(jù)歐姆定律我們能得到可接受的最小阻抗，如圖4-11，最小的阻抗應(yīng)該是238.636歐姆。 圖4-11.等效電路故障尋找靜態(tài)電流測試的故障尋找和Gross IDD大同小

27、異，datalog中的測試結(jié)果也無非三種：1.電流在正常范圍，測試通過；2.電流高于上限，測試不通過；3.電流低于下限，測試不通過。Datalog of:Static IDD Current using the PMUPinForce/rngMeas/rngMinMaxResultVDD15.25V/10V19.20uA/25uA-1uA+22uAPASS同樣，當測試不通過的情況發(fā)生，我們要就要找找非器件的原因了：將器件從socket上拿走，運行測試程序空跑一次，測試結(jié)果應(yīng)該為0電流；如果不是，則表明有器件之外的地方消耗了電流，我們就得一步步找出測試硬件上的問題所在并解決它，比如移走Loadb

28、oard再運行程序，這樣就可以判斷測試機是否有問題。我們也可以用精確點的電阻代替器件去驗證測試機的結(jié)果的精確度。在單顆DUT上重復測試時，靜態(tài)電流測試的結(jié)果應(yīng)該保持一致性，且將DUT拿開再放回重測的結(jié)果也應(yīng)該是一致和穩(wěn)定的。IDD Static Current靜態(tài)指器件處于非活動狀態(tài)，IDD靜態(tài)電流就是指器件靜態(tài)時Drain到GND消耗的漏電流。靜態(tài)電流的測試目的是確保器件低功耗狀態(tài)下的電流消耗在規(guī)格書定義的范圍內(nèi)，對于依靠電池供電的便攜式產(chǎn)品的器件來說，此項測試格外重要。下表是一個靜態(tài)電流參數(shù)的例子：ParameterDescriptionTest ConditionsMinMaxUnits

29、IDD StaticPowerSupply CurrentVDD=5.25V Input=VDD Iout=0+22uA測試方法靜態(tài)IDD也是測量流入VDD管腳的總電流，與Gross IDD不同的是，它是在運行一定的測試向量將器件預(yù)處理為已知的狀態(tài)后進行，典型的測試條件是器件進入低功耗狀態(tài)。測試時，器件保持在低功耗裝態(tài)下，去測量流入VDD的電流，再將測量值與規(guī)格書中定義的參數(shù)對比，判斷測試通過與否。VIL、VIH、VDD、向量序列和輸出負載等條件會影響測試結(jié)果，這些參數(shù)必須嚴格按照規(guī)格書的定義去設(shè)置。設(shè)計人員應(yīng)該準備準確的向量序列以完成對器件的預(yù)處理，將器件帶入低功耗模式，如果向量的效果不理想

30、，則需要進一步完善，精準的預(yù)處理序列是進行靜態(tài)IDD測試的關(guān)鍵。測試硬件外圍電路的旁路電容會影響測試結(jié)果，如果我們期望的IDD電流非常小，比如微安級，在測量電流前增加一點延遲時間也許會很有幫助。在一些特殊情況中，甚至需要使用Relay在測量電流前將旁路電容斷開以確保測量結(jié)果的精確。圖4-10.靜態(tài)電流測試阻抗計算靜態(tài)電流測試實際上測量的也是器件VDD和GND之間的阻抗，當VDD電壓定義在5.25V、IDD上限定義在22uA，根據(jù)歐姆定律我們能得到可接受的最小阻抗，如圖4-11，最小的阻抗應(yīng)該是238.636歐姆。圖4-11.等效電路故障尋找靜態(tài)電流測試的故障尋找和Gross IDD大同小異，d

31、atalog中的測試結(jié)果也無非三種：1.電流在正常范圍，測試通過；2.電流高于上限，測試不通過；3.電流低于下限，測試不通過。Datalog of:Static IDD Current using the PMUPinForce/rngMeas/rngMinMaxResultVDD15.25V/10V19.20uA/25uA-1uA+22uAPASS同樣，當測試不通過的情況發(fā)生，我們要就要找找非器件的原因了：將器件從socket上拿走，運行測試程序空跑一次，測試結(jié)果應(yīng)該為0電流；如果不是，則表明有器件之外的地方消耗了電流，我們就得一步步找出測試硬件上的問題所在并解決它，比如移走Loadboar

32、d再運行程序，這樣就可以判斷測試機是否有問題。我們也可以用精確點的電阻代替器件去驗證測試機的結(jié)果的精確度。在單顆DUT上重復測試時，靜態(tài)電流測試的結(jié)果應(yīng)該保持一致性，且將DUT拿開再放回重測的結(jié)果也應(yīng)該是一致和穩(wěn)定的。第四章.DC參數(shù)測試（8）-IDDQ & Dynamic IDDIDDQIDDQ是指當CMOS集成電路中的所有管子都處于靜止狀態(tài)時的電源總電流。IDDQ測試目的是測量邏輯狀態(tài)驗證時的靜止（穩(wěn)定不變）的電流，并與標準靜態(tài)電流相比較以提升測試覆蓋率。IDDQ測試運行一組靜態(tài)IDD測試的功能序列，在功能序列內(nèi)部的各個獨立的斷點，進行6-12次獨立的電流測量。測試序列的目標是，在每個斷點

33、驗證驗證總的IDD電流時，盡可能多地將內(nèi)部邏輯門進行開-關(guān)的切換。IDDQ測試能直接發(fā)現(xiàn)器件電路核心是否存在其他方法無法檢測出的較小的損傷。IDD Dynamic Current動態(tài)指器件處于活動狀態(tài)，IDD動態(tài)電流就是指器件活動狀態(tài)時Drain到GND消耗的電流。動態(tài)電流的測試目的是確保器件工作狀態(tài)下的電流消耗在規(guī)格書定義的范圍內(nèi)，對于依靠電池供電的便攜式產(chǎn)品的器件來說，此項測試也是很重要的。下表是一個動態(tài)電流參數(shù)的例子：ParameterDescriptionTest ConditionsMinMaxUnitsIDD DynamicPowerSupply CurrentVDD=5.25Vf

34、=fMAX=66MHz18mA測試方法動態(tài)IDD也是測量流入VDD管腳的總電流，通常由PMU或DPS在器件于最高工作頻率下運行一段連續(xù)的測試向量時實施，測量結(jié)果與規(guī)格書中定義的參數(shù)對比，判斷測試通過與否。與靜態(tài)IDD測試相似，VIL、VIH、VDD、向量序列和輸出負載等條件會影響測試結(jié)果，這些參數(shù)必須嚴格按照規(guī)格書的定義去設(shè)置。一些測試系統(tǒng)擁有使用DPS測量電流的能力，但是硬件所提供的精度限制了其對低電流測試的可靠度。如果DPS測量電流的精確度不足以勝任我們對精度的要求，我們就需要使用PMU來獲取更高精度，代價是測試時間的增加。設(shè)計人員應(yīng)該準備準確的向量序列以完成對器件的預(yù)處理，將器件帶入最高

35、功耗的工作模式，如果向量的效果不理想，則需要進一步完善，精準的預(yù)處理序列也是進行動態(tài)IDD測試的關(guān)鍵，測試硬件外圍電路的旁路電容也會影響測試結(jié)果。如圖4-12。圖4-12.動態(tài)電流測試阻抗計算動態(tài)電流測試實際上測量的是器件全速運行時VDD和GND之間的阻抗，當VDD電壓定義在5.25V、IDD上限定義在18mA，根據(jù)歐姆定律我們能得到可接受的最小阻抗，如圖4-13，最小的阻抗應(yīng)該是292歐姆。圖4-13.等效電路故障尋找動態(tài)電流測試的故障尋找和Gross IDD也是大同小異，datalog中的測試結(jié)果也無非三種：1.電流在正常范圍，測試通過；2.電流高于上限，測試不通過；3.電流低于下限，測試

36、不通過。Datalog of:Dynamic IDD Current using the DPSPinForce/rngMeas/rngMinMaxResultDPS15.25v/10v12.4ma/25ma-1ma+18maPASS同樣，當測試不通過的情況發(fā)生，我們要就要找找非器件的原因了：將器件從socket上拿走，運行測試程序空跑一次，和GrossIDD及靜態(tài)IDD一樣，測試結(jié)果應(yīng)該為0電流；如果不是，則表明有器件之外的地方消耗了電流，我們就得一步步找出測試硬件上的問題所在并解決它，比如移走Loadboard再運行程序，這樣就可以判斷測試機是否有問題。我們也可以用精確點的電阻代替器件去驗

37、證測試機的結(jié)果的精確度。測試動態(tài)IDD時，PMU上的時間延遲應(yīng)該被考慮到，這需要我們做一些試驗性的工作以確定這些因素。在一些特殊情況中，甚至需要使用Relay在測量電流前將旁路電容斷開以確保測量結(jié)果的精確。在單顆DUT上重復測試時，動態(tài)電流測試的結(jié)果也應(yīng)該保持一致性，且將DUT拿開再放回重測的結(jié)果也應(yīng)該是一致和穩(wěn)定的。第四章.DC參數(shù)測試（9）- IIL / IIHTEA1708用于X電容的自動放電IC具有自動放電功能集成有500伏鉗位電路電源浪涌期間保護IC支持用大容量X電容器更簡便的應(yīng)用設(shè)計入電流（IIL/IIH）測試IIL是驅(qū)動低電平（L）時的輸入（I）電流（I），IIH則是驅(qū)動高電平（

38、H）時的輸入（I）電流（I）。下表是256 x 4靜態(tài)RAM的IIL/IIH參數(shù)說明：ParameterDescriptionTest ConditionsMinMaxUnitsIIL，IIHInput Load CurrentVDD=5.25VVssVinVDD-1010uA測試目的IIL測試測量的是輸入管腳到到VDD的阻抗，IIH測量的則是輸入管腳到VSS的阻抗。此項測試確保輸入阻抗?jié)M足參數(shù)設(shè)計要求，并保證輸入端不會吸收高于器件規(guī)格書定義的IIL/IIH電流。另外，這也是驗證和發(fā)現(xiàn)COMS工藝制程中是否存在問題的好方法。IIL/IIH測試方法有不少，下面一一表述。串行（靜態(tài)）測試法進行II

39、L測試時，首先電源端施加VDDmax，所有的輸入管腳通過Pin Driver施加VIH預(yù)處理為邏輯1狀態(tài)；接著通過切換將DC測量裝置（如PMU）連接到待測的管腳，驅(qū)動低電平輸入，測量其電流并與期間規(guī)格書中定義的IIL邊界進行比較；完成后再切換到下一個待測引腳。這個過程不斷重復知道所有的輸入管腳均完成測試。 圖4-14.串行/靜態(tài)測試（IIL） 與之類似，進行IIH測試時，首先電源端施加VDDmax，所有的輸入管腳通過Pin Driver施加VIL預(yù)處理為邏輯0狀態(tài)；接著通過切換將PMU連接到待測的管腳，驅(qū)動高電平輸入，測量其電流并與期間規(guī)格書中定義的IIH邊界進行比較；完成后再切換到下一個待測

40、引腳。這個過程不斷重復知道所有的輸入管腳均完成測試。與IIL不同之處在于，IIH測試要求電壓鉗制，測試時要確認VDD、Vin及IIL/IIH limit等的設(shè)置正確。圖4-15.串行/靜態(tài)測試（IIH） 在對某個管腳進行測試時，IIL測試和IIH測試是交替而獨立進行的，先驅(qū)動低電平測量電流，再驅(qū)動高電平測量電流，然后管腳在下一個管腳測試前恢復為最初的狀態(tài)。串行靜態(tài)測試的優(yōu)點在于，可以單獨地每一個管腳上的電流；另外，因為被測的管腳與其它輸入管腳接受的電平不一樣，故管腳與管腳之間的漏電流路徑都會顯現(xiàn)。缺點也是有的，那就是測試時間的增加。 注意，對于一些類型的DUT，將所有輸入設(shè)置為低或者高也許會引

41、起一些問題，如將器件帶入未知狀態(tài)，這需要事先對待測器件的功能真值表進行確認。還要注意的是，其他雙向IO管腳在進行IIL/IIH測試時可能會意外打開，如果這些引腳由測試機驅(qū)動，高的IDD電流可能引起DUT內(nèi)部供電電壓低于輸入測試電壓，以便輸入保護裝置吸收多出的電流；如果DUT是CMOS工藝，就算這些雙向IO管腳處于懸空狀態(tài)，依然有高電流產(chǎn)生的可能。解決方法是，在這些管腳上加上輸出負載，把它們固定成邏輯1或邏輯0電平，這樣即使它們打開了，電流也被負載電路給限制了。阻抗計算當管腳上施加的是VDD電平，IIL/IIH測試實際上測量的是此管腳到VSS的阻抗；相反，當管腳上施加的是VSS電平，IIL/II

42、H測試實際上測量的則是此管腳到VDD的阻抗。通過施加電壓測量電流，我們可以根據(jù)歐姆定律計算出其輸入阻抗。器件的規(guī)格書定義了輸入管腳施加VDDmax電壓下允許流入管腳的最大電流，從中我們可以得出器件必需具備的最小輸入阻抗。如圖4-16情況下，輸入阻抗必須大于525Kohm測試才會通過。 圖4-16.IIL/IIH阻抗計算并行測試法有些測試系統(tǒng)擁有per pin PMU的架構(gòu)，這允許它進行并行的漏電流測試。所謂并行就是所有的輸入管腳同時而獨立地施加電壓并進行電流測量驅(qū)動邏輯1到所有的輸入管腳，同時測量它們的電流；接著驅(qū)動邏輯0到所有的輸入管腳，再去測量它們的電流。測量的結(jié)果與程序中設(shè)定的邊界相比較

43、以判斷器件通過與否。并行漏電流測試的優(yōu)點在于其速度快，所有的待測管腳同一時間測試完畢，節(jié)省了大量測試時間。缺點有二，一是因為所有管腳同時施加相同的電平，管腳間的漏電流難以發(fā)現(xiàn)；二是要求測試機擁有per pin PMU結(jié)構(gòu)，增加了硬件成本。 圖4-17.并行測試（IIL/IIH）集體測試法部分測試系統(tǒng)能夠進行集體漏電流測試（群測），就是單個的PMU連接到所有的輸入管腳，在同一時間測量整體的電流：驅(qū)動所有輸入管腳到邏輯1點平，測量總電流；再驅(qū)動所有輸入管腳到邏輯0點平，測量總電流。測量的結(jié)果與程序中設(shè)定的邊界相比較以判斷器件通過與否。集體測試法的電流邊界是基于器件規(guī)格書中的單獨管腳的限定而設(shè)置的，

44、如求和。如果實際測量的電流值，則我們通常需要按照前面介紹的串行/靜態(tài)測試法對每個管腳進行獨立的測試。群測法對COMS器件的測試效果較好，因為COMS器件的輸入阻抗較高，通常我們測得的都是0電流，如果有異常，表現(xiàn)很明顯。部分情況下不能使用群測法，如有特定低阻抗的輸入管腳，外接上拉、下拉等情況，它們消耗的電流必然較大。群測法的優(yōu)點自不必說，能在短時間內(nèi)迅速地進行漏電流的測試而不必強調(diào)per pin PMU結(jié)構(gòu)，算是融合了串行和并行各自的優(yōu)點；但是有缺點也是必然的：測試對象有限，只能運用于高輸入阻抗的器件；單獨管腳的漏電流無法知道；出現(xiàn)fail的情況必須用串行/靜態(tài)測試法重新測試。 圖4-18.集體

45、測試（IIL/IIH）故障尋找打開datalogger觀察測量結(jié)果，測試某個器件后，其測試結(jié)果不外乎以下三種情況：1.電流在正常范圍，測試通過；2.電流高于上限或低于下限，測試不通過，但是電流在邊界附近或在機臺量程之內(nèi)，偏差較?。?.電流高于上限或低于下限，測試不通過，且電流不在邊界附近或在機臺量程之外，偏差較大。當測試不通過的情況發(fā)生，我們首先要找找非器件的原因：將器件從socket上拿走，運行測試程序空跑一次，測試結(jié)果應(yīng)該為0電流；如果不是，則表明有器件之外的地方消耗了電流，我們就得一步步找出測試硬件上的問題所在并解決它，這和我們之前介紹的電流類測試是一致的。 Datalog of:IIL

46、/IIHSerial/Static test using the PMUPinForce/rngMeas/rngMinMaxResultPIN15.250 V/8V1.0na/20uA-10.0uA10.0uAPASSPIN10.000 V/8V0.0na/20uA-10.0uA10.0uAPASSPIN25.250 V/8V20.4ua/20uA-10.0uA10.0uAFAILPIN20.000 V/8V0.0na/20uA-10.0uA10.0uAPASSPIN35.250 V 8V1.0na/20uA-10.0uA10.0uAPASSPIN30.000 V/8V-1.0na/20uA-

47、10.0uA10.0uAPASSPiN45.250 V/8V1.0na/20uA-10.0uA10.0uAPASSPIN40.000 V/8V -18.6ua/20uA-10.0uA10.0uAFAIL上面的datalog顯示pin4的測量值偏離了邊界，但是還在測量范圍之內(nèi)（20uA），這是情況2的情形，這可能是器件本身的缺陷引起，也有可能由晶圓制造過程中的異變或靜電對管腳的傷害造成。從datalog中我們可以看出，這是器件內(nèi)管腳到VDD端的通路出了問題導致了漏電流給管腳施加GND電平時有電流從VDD端經(jīng)器件流往PMU，引起負電流。需要的話可以通過電阻代替法校驗PMU的準確度以保證測量的精度。

48、而pin2的測量值則屬于情況3的情形，實際測量值超出了量程，PMU設(shè)置了自我保護，給出了接近滿量程的測量值，這種情形基本可以確定器件存在一系列的重大缺陷。從datalog中可以看出這是管腳到VSS端的問題引起的漏電流給管腳施加VDD電平有正向電流從PMU經(jīng)器件流往VSS端。DC參數(shù)測試（10）- Resistive Input(阻抗輸入) & Output Fanout(輸出扇出)JN5168全新小尺寸無線微控制器 可支持多個網(wǎng)絡(luò)堆棧最佳低功耗睡眠模式可連接其他外部閃存提供極低的發(fā)送功耗均采用256 kB的閃存輸入結(jié)構(gòu)高阻/上拉/下拉一些特定類型的輸入管腳會有上拉、下拉或其他的阻抗性關(guān)聯(lián)電路，

49、器件的規(guī)格書中可能會定義其電流的范圍，例如80pA到120uA，此范圍表明設(shè)計人員對這個管腳在規(guī)格書中規(guī)定的條件下的電流值期望在100uA左右。既然每個管腳可能吸收的電流不盡相同，那么就要對他們進行獨立測試，集中測試法就不能在這里使用了，推薦的是并行測試法，有效而迅速。阻抗性輸入也可能影響器件的IDD電流，這取決于每個輸入管腳上施加的電平。圖4-19.CMOS電路輸入類型輸出扇出扇出指的是器件單個的輸出管腳驅(qū)動（或控制）下游與之連接的多個輸入管腳的能力，其根本還是輸出電壓和電流的參數(shù)。前面我們單獨地說了些輸入和輸出的一些參數(shù)，如IIL/IIH、VOL/IOL、VOH/IOH，現(xiàn)在我們來看看應(yīng)用

50、電路的設(shè)計工程師如何使用這些參數(shù)。圖4-20顯示了器件輸入和輸出各項參數(shù)的關(guān)系。在大多數(shù)的應(yīng)用中，各種各樣的芯片通過直接的互聯(lián)完成相互間的通信，這意味著器件的某個輸出管腳將會連接到一個或幾個其他器件的一個或多個輸入管腳。 圖4-20.輸入與輸出的參數(shù)關(guān)系 需要將一系列的器件運用于同一個系統(tǒng)的應(yīng)用工程師需要知道每個輸入管腳的電壓和電流要求以及每個輸出管腳的電壓和電流驅(qū)動能力，這些信息在器件的規(guī)格書中會定義，我們測試程序要做的就是提供合適的測試條件，測試器件以保證滿足這些已經(jīng)公布的參數(shù)的要求。下面是規(guī)格書的例子：ParameterDescriptionTest ConditionsMinMaxUn

51、itsVOHOutput HIGH VoltageVCC = 4.75V,IOH = -2.6mA2.4VVOLOutput LOW VoltageVCC = 4.75V,IOL = 24.0mA0.4VIILInput Low Load CurrentVin = 0.4V-800AIIHInput High Load CurrentVin = 2.4V150A 注意：TTL和CMOS電路的扇出是不同的，多數(shù)CMOS電路擁有高阻抗的輸入結(jié)構(gòu)，其扇出實際上是不受限制的，換句話說，只要時間上足夠，一個CMOS的輸出能驅(qū)動任意多的CMOS的輸入。CMOS的輸入如同電容，越多的輸入連到一起，電容值越大

52、。驅(qū)動這個大“電容”的前端的輸出就需要足夠的時間對其進行沖放電邏輯0到1的轉(zhuǎn)換時，充電將電平拉高至VIH；1到0的轉(zhuǎn)換時，則放電將電平拉低至VIL。同樣，在測試時器件的輸出要克服測試系統(tǒng)輸入通道上的寄生電容。呵呵，最后我們來做個測驗：結(jié)合圖4-20和規(guī)格書中的參數(shù)，朋友們算一下，當輸出端驅(qū)動低電平時，它能驅(qū)動多少輸入管腳？驅(qū)動高電平時，它又能驅(qū)動多少管腳？在應(yīng)用上，我們能為此輸出端最多連接多少輸入管腳？第四章.DC參數(shù)測試（12）- IOS test輸出短路電流（output short circuit current）輸出短路電流（IOS），顧名思義，就是輸出端口處于短路狀態(tài)時的電流。下面是

53、一款器件的規(guī)格書中關(guān)于IOS的部分：ParameterDescriptionTest ConditionsMinMaxUnitsIOSOutput Short Circuit CurrentVout = 0VVDD = 5.25V *Short only 1 output at a time for no longer than 1 second-85-30mA測試目的IOS測試測量的是，器件的輸出管腳輸出邏輯1而又有0V電平施加在上面的時候，輸出管腳的阻抗。此項測試確保當器件工作在惡劣負載條件下其輸出阻抗依然能滿足設(shè)計要求，并且在輸出短路條件下其電流能夠控制在預(yù)先定義的范圍內(nèi)。這個電流表征器

54、件管腳給一個容性負載充電時可提供的最大電流，并且此電流值可用于計算輸出信號的上升時間。測試方法測試IOS，以VDDmax作為器件的VDD電壓。首先對芯片進行預(yù)處理，使其待測的管腳均輸出邏輯1。然后由DC測試單元（如PMU）施加0V電壓到其中的某根單獨的輸出管腳，接著測量電流并將測量值與器件的規(guī)格書相比較，這一過程不斷重復直到所有待測管腳測試完畢。器件規(guī)格書通常會標識管腳允許短路的最大時間以防止器件過熱損毀，具體內(nèi)容，注意規(guī)格書中相關(guān)環(huán)節(jié)中“*”、“Notes”、“Maximum Ratings”等字樣所給出的信息。圖4-23. IOS測試避免熱切換IOS測試要求細致的程序規(guī)劃以避免惹切換。前面

55、說過，器件輸出被預(yù)處理為邏輯1，器件輸出的電壓將在VOH和VDD之間。一旦PMU驅(qū)動0V電壓然后再短接到器件輸出上，因為存在電壓差，高電流將隨之產(chǎn)生，熱切換的問題也就隨之而來。正確的操作方法是，先設(shè)定PMU為電壓測量模式，保持0電流，然后連接到待測的輸出管腳，測量器件的VOH電壓并記錄。接著斷開連接，設(shè)定PMU驅(qū)動輸出剛才測量到的VOH電壓。這樣PMU與DUT輸出端的電壓就一樣了，就可以安全地連接到一起，從而避免了熱切換。連接到一起后，PMU再驅(qū)動0V電壓，測量電流并比較測量值。測量完畢后再恢復VOH電壓并斷開連接，接著將PMU連接到下一待測管腳，再驅(qū)動0V電壓(標記:先用PMU量測outpu

56、t在0uA時的VOH電壓，再設(shè)定PMU驅(qū)動output所量得的VOH電壓，這樣保證來了PMU與DUT輸出端的電壓一樣，從而避免熱切換。)大家還記得為什么要避免熱切換嗎？（第三頁）阻抗計算IOS測試實際上測量的是輸出端處于短路狀態(tài)下的相關(guān)阻抗。通過對輸出管腳施加0V電壓并測量電流，輸出端的電阻通過歐姆定律可以計算得出。器件的規(guī)格書定義了可接受的電流范圍，我們可以計算相應(yīng)的阻抗條件，如下圖。我們可以看到，輸出能提供并能保證測試通過的最小阻抗值是61.7 ohm，低于此阻抗，電流超過上限，測試判為失效；最大阻抗值是175 ohm，高于此阻抗，電流低于下限，測試也判為失效。圖4-24.阻抗計算故障尋找

57、打開datalogger觀察測量結(jié)果，拿一顆標準樣片（良品）測試后，其測試結(jié)果不外乎以下三種情況：1電流在正常范圍，測試通過；2電流高于上限，測試不通過；3電流低于下限，測試不通過。通常IOS測試在測試流程中放在功能測試和VOL/VOH測試之后，所有的向量序列，包括DC測試中用到的預(yù)處理向量，需要在Gross Function中驗證，以保證設(shè)置器件到DC測試相應(yīng)的狀態(tài)時向量運行正確。確定器件功能完好后，VOL/VOH測試用于驗證器件輸出在正常電流負載（IOL/IOH）下正確工作。只有以上測試進行并且通過，IOS測試fail才能肯定不是因為器件損壞（不滿足設(shè)計要求）或者沒有正確地被預(yù)處理。Dat

58、alog of:IOSSerial/Static test using the PMUPinForce/rngMeas/rngMinMaxResultPIN10.000V/2V -52.4ma/100ma -85.0mA -30.0mAPASSPIN20.000V/2V -28.5ma/100ma -85.0mA -30.0mAFAILPIN30.000V/2V -61.6ma/100ma -85.0mA -30.0mAPASSPIN40.000V/2V -92.3ma/100ma -85.0mA -30.0mAFAILPIN50.000V/2V -0.00ma/100ma -85.0mA -

59、30.0mAFAIL當一個失效產(chǎn)生，首先根據(jù)電流的測量數(shù)據(jù)判斷失效原因：如果超出上限，則是輸出電阻過高導致電流不足。在上面的datalog中，pin2就是這種情形。測試機內(nèi)部硬件的固有阻抗可能被計算在內(nèi)，導致器件的輸出管腳顯示阻抗過高，可用電阻元件驗證機臺自身的精度。如果低于下限，則是輸出電阻過低導致電流過大，pin4就是這種情形。如果測量值是0或者接近于0電流，如pin5，這意味著器件的輸出可能處于錯誤的邏輯狀態(tài)。當輸出處于邏輯0，而PMU施加到管腳的也是0V電平，則不會有電流產(chǎn)生。這種錯誤通常由預(yù)處理向量中某個不正確的序列引起，如果器件沒有被嚴格正確地預(yù)處理，你就要應(yīng)付這些錯誤。只要輸出被

60、預(yù)處理到正確的邏輯狀態(tài)，IOS測試通過的可能性很大。第五章功能測試（2.測試周期及輸入數(shù)據(jù)）測試周期測試周期（test cycle或test period）是基于器件測試過程中的工作頻率而定義的每單元測試向量所持續(xù)的時間，其公式為：T=1/F，T為測試周期，F(xiàn)為工作頻率。每個周期的起始點稱為time zero或T0，為功能測試建立時序的第一步總是定義測試周期的時序關(guān)系。輸入數(shù)據(jù)輸入數(shù)據(jù)由以下因素的組合構(gòu)成：測試向量數(shù)據(jù)（給到DUT的指令或激勵）輸入信號時序（信號傳輸點）輸入信號格式（信號波形）輸入信號電平（VIH/VIL）時序設(shè)置選擇（如果程序中有不止一套時序）最簡單的輸入信號是以測試向量數(shù)據(jù)