1、南昌航空大學(xué)實(shí)驗(yàn)報(bào)告2014年月日課程名稱：計(jì)算機(jī)組成與原理實(shí)驗(yàn)名稱：全加器電路設(shè)計(jì)班級(jí)：120452學(xué)生姓名：劉信學(xué)號(hào)：12045217指導(dǎo)教師評(píng)定簽名：實(shí)驗(yàn)?zāi)康模菏煜uartusII的原理圖輸入方法設(shè)計(jì)簡(jiǎn)單組合電路；掌握層次化設(shè)計(jì)的方法，并通過(guò)一個(gè)8位全加器的設(shè)計(jì)，體驗(yàn)EDA軟件原理圖輸入方式進(jìn)行電子線路設(shè)計(jì)的詳細(xì)流程。實(shí)驗(yàn)任務(wù)：完成半加器和一位全加器的設(shè)計(jì)，包括原理圖輸入、編譯、綜合、適配、仿真、實(shí)驗(yàn)板上的硬件測(cè)試，并將此全加器電路設(shè)計(jì)成一個(gè)硬件符號(hào)入庫(kù)。建立一個(gè)更高層次的原理圖設(shè)計(jì)，利用以上獲得的1位全加器構(gòu)成8位全加器，并完成編譯、綜合、適配、仿真和硬件測(cè)試。實(shí)驗(yàn)完成，寫出實(shí)驗(yàn)報(bào)告

2、實(shí)驗(yàn)指導(dǎo)：1實(shí)驗(yàn)原理及方案本實(shí)驗(yàn)采用層次化設(shè)計(jì)方法，先用邏輯門設(shè)計(jì)構(gòu)造1位半加器作為一個(gè)可調(diào)用的元件，然后調(diào)用半加器元件構(gòu)造1位全加器，制成可調(diào)用的元件，再用1位全加器元件組成8位全加器。實(shí)驗(yàn)設(shè)計(jì)軟件采用QuartusII。使用原理圖輸入設(shè)計(jì)方法。最后下載到可編程芯片EP1C6Q240上，制造一片8位全加器集成電路。測(cè)試在GW48實(shí)驗(yàn)系統(tǒng)上進(jìn)行，選用電路模式N0.1。安排如下：1位全加器的驗(yàn)證：試驗(yàn)臺(tái)上的十六進(jìn)制按鍵1(PIOO/1/2)分別接全加器輸入ain、bin、cin；發(fā)光管D2、D3(PIO33/34)分別接sum和cout。8位全加器的驗(yàn)證：試驗(yàn)臺(tái)上的鍵2，鍵1(PIO7-PIO0

3、)作為一組8位加數(shù)輸入，鍵4,鍵3(PIO15-PIO8)作為另一組8位加數(shù)輸入；數(shù)碼管6(PIO23-20)和5(PIO19-16)顯示加法和，發(fā)光管D8(PIO39)顯示進(jìn)位。表3.21位全加器實(shí)驗(yàn)引腳表:設(shè)計(jì)電路的邏輯端口名ainbincinsumcout結(jié)構(gòu)圖上連接器件按鍵1按鍵1按鍵1發(fā)光管D2發(fā)光管D3結(jié)構(gòu)圖上引腳序號(hào)PIO0PIO1PIO2PIO33PIO34EP1C6Q240芯片引腳序號(hào)123138139EP1C6Q240芯片引腳號(hào)名I/O0I/O1I/O2I/O33I/O34表3.38位全加器實(shí)驗(yàn)引腳表設(shè)計(jì)電路的邏輯端口名ainbinsumcout結(jié)構(gòu)圖上連接器件按鍵2，1按

4、鍵4，3數(shù)碼管6，5發(fā)光管D8結(jié)構(gòu)圖上引腳序號(hào)PIO7-4PIO3-0PIO15-12PIO11-8PIO23-20PIO19-16PIO39EP1C6Q240芯片引腳序號(hào)240-23312,8-6,4-1139,138160EP1C6Q240芯片引腳號(hào)名I/O7-OI/O15-8I/O23-16I/O39實(shí)驗(yàn)步驟建立實(shí)驗(yàn)項(xiàng)目工作文件夾。女如C:ADDER.打開(kāi)QuartusII軟件。點(diǎn)擊FilelNew,新建設(shè)計(jì)文件。在彈出新建對(duì)話窗口，選DeviceDesignFiles選項(xiàng)卡，在所列文件類型中選擇BlockDiagram/SchematicFile,點(diǎn)擊OK按鈕。在出現(xiàn)的原理圖編輯窗口繪

5、制原理圖。在編輯窗口左側(cè)有繪圖工具選擇區(qū)。點(diǎn)擊元件按鈕，彈出Symbol符號(hào)選擇窗口，從中可選擇元器件，弓I腳，以及保存了的框圖符號(hào)。通過(guò)”箭頭”工具(圖3.19)移動(dòng)符號(hào)，布局好元件位置。雙擊引腳符號(hào)中的PINNAME，對(duì)輸入/輸出引腳命名。通過(guò)”直角連線”工具(圖3.19)連接電路元件。完成原理圖設(shè)計(jì)。通過(guò)File|SaveAs菜單項(xiàng)保存文件到事先建立的工作文件夾中，命名為h_adder.bdf。在這里保存文件時(shí)，暫時(shí)不進(jìn)入”新建工程向?qū)А?。通過(guò)File|Create/Update|CreateSymbolFilesforCurrentFile,將設(shè)計(jì)的原理圖文件設(shè)置成可調(diào)用的元件。重復(fù)1

6、)到5)步設(shè)計(jì)1位全加器電路。這里設(shè)計(jì)全加器時(shí)，可通過(guò)瀏覽查找，定位到存放位置，調(diào)用半加器電路。保存在同一工作文件夾中，命名為f_adder.bdf,設(shè)置成可調(diào)用元件。重復(fù)1)到5)步，調(diào)用全加器符號(hào)，設(shè)計(jì)繪制8位全加器電路。2新建工程如實(shí)驗(yàn)一介紹的方法，工程名和頂層設(shè)計(jì)文件同為f_adder，加入工作文件夾內(nèi)的所有文件。選擇芯片。完成1位全加器電路的設(shè)計(jì)工程。注意：一個(gè)工程只能有一個(gè)頂層設(shè)計(jì)文件，所以1位全加器和8位全加器應(yīng)該各自建立不同的工程。通過(guò)點(diǎn)擊Processing下拉菜單，選StartCompilation菜單項(xiàng)啟動(dòng)編譯。4時(shí)序功能仿真，先進(jìn)行激勵(lì)激勵(lì)波形設(shè)計(jì)。然后啟動(dòng)仿真。操作方

7、法如實(shí)驗(yàn)一所述，仿真結(jié)果如圖3.24所示。鎖定引腳(參考圖3.17，表3.3選擇引腳)，方法參考實(shí)驗(yàn)一中介紹的鎖定引腳部分。下載編程已經(jīng)在實(shí)驗(yàn)一中介紹。請(qǐng)參考實(shí)驗(yàn)一。硬件測(cè)試，選擇模式NO.1。1位全加器輸入只用了按鍵1，按鍵采用十六進(jìn)制輸入，每按一次輸入一位二進(jìn)制數(shù)據(jù)，因此兩個(gè)1位加數(shù)和進(jìn)位是通過(guò)按鍵同時(shí)輸入。參看表3.4o表3.4按鍵1輸入值與測(cè)試輸入數(shù)據(jù)對(duì)照表ainbincin按鍵1的值D2(SUM)D3(C0UT)00001001（按鍵1次）燈亮0102（按鍵2次）燈亮0014（按鍵4次）燈亮1103（按鍵3次）燈亮1015（按鍵5次）燈亮0116（按鍵6次）燈亮1117（按鍵7次）燈亮燈亮8.8位加法器