1、學(xué)習(xí)好資料 歡迎下載 PPT 學(xué)問點(diǎn)整理： 第一章 單片機(jī)概述 1,一個完整的運(yùn)算機(jī)系統(tǒng)包括兩大部分, 即硬件系統(tǒng)和軟件系統(tǒng)； 其基本組成如下圖所示： 2,運(yùn)算機(jī)的制造技術(shù)都是基于科學(xué)家馮諾依曼 1946 年提出的“程序儲備”概念；這樣的 運(yùn)算機(jī)稱為馮諾依曼體系結(jié)構(gòu)運(yùn)算機(jī)； 3,馮諾依曼體系結(jié)構(gòu)的思想可以概括為以下幾點(diǎn)： （1）由運(yùn)算器,儲備器,把握器,輸入設(shè)備和輸出設(shè)備等五大基本部分組成運(yùn)算機(jī)系統(tǒng), 并規(guī)定了這五部分的基本功能； （2）運(yùn)算機(jī)內(nèi)部接受二進(jìn)制來表示數(shù)據(jù)和指令； （ 3）接受存 儲程序即把編好的程序和原始數(shù)據(jù)預(yù)先存入運(yùn)算機(jī)主存中,使運(yùn)算機(jī)工作時能連續(xù),自動, 高速地從儲備器中取出

2、一條條指令并執(zhí)行,從而自動完成預(yù)定的任務(wù)； 4,典型的馮 .諾依曼運(yùn)算機(jī)結(jié)構(gòu)框圖 第 1 頁,共 11 頁學(xué)習(xí)好資料 歡迎下載 5,哈佛結(jié)構(gòu)單片機(jī)：程序儲備器和數(shù)據(jù)儲備器是分開的,并且有各自的尋址機(jī)構(gòu)和尋址方 式； 6,運(yùn)算機(jī)的基本工作原理為儲備程序和執(zhí)行指令； 7,運(yùn)算機(jī)的主要性能指標(biāo)： （1）字長（ 2）運(yùn)算速度（ 3）時鐘頻率（主頻） （ 4）內(nèi)存容量 8,將組成微型運(yùn)算機(jī)的各功能部件： 中心處理器 儲備器 輸入設(shè)備 輸出設(shè)備 等制作在一塊集成電路芯片中從而構(gòu)成完整的微型運(yùn)算機(jī)故稱作單晶片微型運(yùn)算機(jī), 簡稱單片機(jī)（ Single chip microcomputer ； 或稱微把握器 M

3、CU:Microcontroller 9,典型 51 單片機(jī)的內(nèi)部結(jié)構(gòu) 其次章 單片機(jī)總體結(jié)構(gòu)與 CIP51 內(nèi)核 10, CPU（ Central Processing Unit ）是運(yùn)算機(jī)的核心部件 , 它由運(yùn)算器和把握器組成 , 仍包括一些特別功能寄存器完成運(yùn)算機(jī)的運(yùn)算和把握功能； 11,運(yùn)算器相關(guān)的寄存器： ACC 累加器 B 寄存器 TEMP 暫存器 PSW程序狀態(tài)字寄存器 12, 第 2 頁,共 11 頁學(xué)習(xí)好資料 歡迎下載 CYPSW.7 進(jìn)位 /借位標(biāo)志位；如 ACC 在運(yùn)算過程中發(fā)生了進(jìn)位或借位,就 CY=1 ；否就 =0； 它也是布爾處理器的位累加器, 可由用戶定義的標(biāo)志位

4、； OV PSW.2 溢出標(biāo)志位； 可用于布爾操作； ACPSW.6 半進(jìn)位 /借位標(biāo)志位； F0 PSW.5 OV=1 時特指累加器在進(jìn)行帶符號數(shù) -128+127 運(yùn)算時出錯（超出范疇） ； OV=0 時未出 錯； P PSW.0奇偶標(biāo)志位； P=1 表示累加器中“ 1”的個數(shù)為奇數(shù) P=0 表示累加器中“ 1”的個數(shù)為偶數(shù) CPU 隨時監(jiān)視著 ACC 中的“ 1”的個數(shù) , 并反映在 PSW 中 13,把握器（ Controller ）主要包括定時和把握規(guī)律,指令寄存器,譯碼器,地址指針 DPTR 和程序計數(shù)器 PC 等； 14,程序計數(shù)器 PC： 它是 16 位的按機(jī)器周期自動增 1

5、計數(shù)器 總指向下一條指令所在首地址 當(dāng)前 PC 值 一切分支 /跳轉(zhuǎn) /調(diào)用 /中斷 /復(fù)位 等操作的本質(zhì)就是 :轉(zhuǎn)變 PC 值 15,指令寄存器 IR：是用來存放當(dāng)前正在執(zhí)行的指令； 指令譯碼器 ID ：是對存放在 IR 中的指令操作碼進(jìn)行說明,產(chǎn)生相應(yīng)的把握信號； 數(shù)據(jù)指針 DPTR ：是一個 16 位的寄存器,可以用來尋址外部數(shù)據(jù)儲備空間,也可以尋址外 部程序儲備空間,尋址范疇是 64KB ； 16,復(fù)位電路可以將把握器置于一個預(yù)定的狀態(tài)復(fù)位狀態(tài)； 在進(jìn)入復(fù)位狀態(tài)時,將發(fā)生以下過程： CIP-51 CPU 停止程序執(zhí)行 特別功能寄存器（ SFR）被初始化為所定義的復(fù)位值 外部端口引腳被置

6、于一個已知狀態(tài) 中斷和定時器被禁止 17,端口 I/O 鎖存器的復(fù)位值為 復(fù)位之后弱上拉被使能； 18,在退出復(fù)位狀態(tài)時： 0 xFF（全部為規(guī)律 1）,外部 I/O 引腳處于高電平狀態(tài)； 程序計數(shù)器（ PC）被復(fù)位, PC=0000H; CIP-51 使用內(nèi)部振蕩器作為默認(rèn)的系統(tǒng)時鐘 ,約為 2MHz ； 看門狗定時器被使能,用系統(tǒng)時鐘的 12 分頻作為其時鐘源 ; 學(xué)習(xí)好資料 歡迎下載 程序從地址 0 x0000 開頭執(zhí)行； 19,上電復(fù)位：在上電期間,器件保持在復(fù)位狀態(tài), /RST 引腳被驅(qū)動到低電平,直到 VDD 上升到超過 VRST 電平；從復(fù)位開頭到退出復(fù)位狀態(tài)要經(jīng)過一個延時； 掉

7、電復(fù)位： 當(dāng)發(fā)生掉電或因電源波動導(dǎo)致 VDD 降到 VRST 以下時,電源監(jiān)視器將 /RST 引腳驅(qū)動為低 電平并使 CIP-51 保持復(fù)位狀態(tài)；當(dāng) VDD 又回到高于 VRST 的電平常, CIP-51 將退出復(fù)位 狀態(tài)； 20,外部復(fù)位 外部 /RST 引腳供應(yīng)了使用外部電路強(qiáng)制 MCU 進(jìn)入復(fù)位狀態(tài)的手段；在 /RST 引腳上加 一個低電平有效信號將導(dǎo)致 MCU 進(jìn)入復(fù)位狀態(tài)；盡管在內(nèi)部有弱上拉, 但最好能供應(yīng)一個 外部上拉和 /或?qū)?/RST 引腳去耦以防止強(qiáng)噪聲引起復(fù)位；從外部復(fù)位狀態(tài)退出后, PINRSF 標(biāo)志（ RSTSRC.0）被置 1； VDD R1 10k C1 104 R

8、2 R3 /RST 1k 1k C2 1uF 21,內(nèi)部復(fù)位 軟件強(qiáng)制復(fù)位：向 SWRSEF 位寫 1 將強(qiáng)制產(chǎn)生一個上電復(fù)位； 時鐘丟失檢測器復(fù)位： 時鐘丟失檢測器實(shí)際上是由 MCU 系統(tǒng)時鐘觸發(fā)的單穩(wěn)態(tài)電路； 假如 未收到系統(tǒng)時鐘的時間大于 100 微秒,單穩(wěn)態(tài)電路將超時并產(chǎn)生一個復(fù)位； 第 4 頁,共 11 頁學(xué)習(xí)好資料 歡迎下載 22,比較器 0 復(fù)位：比較器 0 復(fù)位是低電平有效：假猶如相端輸入電壓（ CP0+引腳）小于 反相端輸入電壓（ CP0-引腳）,就 MCU 被置于復(fù)位狀態(tài)； 操作方法： 向 C0RSEF 標(biāo)志（ ）寫 1可以將比較器 0 配置為復(fù)位源；應(yīng)在寫 C0RSEF

9、之 前用 使能比較器 0,以防止通電瞬時在輸出端產(chǎn)生抖動, 從而產(chǎn)生不期望的復(fù)位； 23,看門狗定時器復(fù)位： MCU 內(nèi)部有一個使用系統(tǒng)時鐘的可編程看門狗定時器（ WDT ）； 當(dāng)看門狗定時器溢出時, WDT 將強(qiáng)制 CPU 進(jìn)入復(fù)位狀態(tài)； 24, 外部晶體振蕩器使用留意： 1 2 3 4 使能外部振蕩器 等待至少 1ms 查詢 XTLVLD = 1 將系統(tǒng)時鐘切換到外部振蕩器 OSCXCN = 0 x77 ; /外部振蕩器, 0 x67_24MHZ;0 x77_12MHZ DelayMs100; /延時等待穩(wěn)固 while.OSCXCN&0 x80;/ 等待振蕩器穩(wěn)固 OSCICN = OS

10、CICN | 0 x08 ; /選擇外部振蕩器 25,低端口（ P0, P1, P2 和 P3）既可以按位尋址也可以按字節(jié)尋址； 高端口（ P4, P5, P6 和 P7）只能按字節(jié)尋址； 全部引腳都耐 5V 電壓,都可以被配置為：漏極開路或推挽輸出方式和弱上拉； 26, C8051F020 的數(shù)字資源需要通過 4 個低端 I/O 端口才能使用；每個引腳既可定義為通 用的端口 I/O （GPIO ）引腳,又可以支配給一個數(shù)字外設(shè)或功能 . 交叉開關(guān)寄存器被正確配置后,通過將 XBARE （ ）設(shè)置為規(guī)律 1來使能交 叉開關(guān)； 27,每個端口引腳的輸出方式都可被配置為漏極開路或推挽方式,缺省狀態(tài)

11、為漏極開路； 引腳的輸出方式由 PnMDOUT 寄存器中的對應(yīng)位準(zhǔn)備（ 0 為漏極開路） 28,配置端口引腳的輸入方式： 通過設(shè)置輸出方式為“漏極開路” 并向端口數(shù)據(jù)寄存器中的 相應(yīng)位寫 1將端口引腳配置為數(shù)字輸入； 29, 端口 1 的引腳可以用作 ADC1 模擬多路開關(guān)的模擬輸入；通過向 P1MDIN 寄存器 中的對應(yīng)位寫 0即可將端口引腳配置為模擬輸入； 缺省情形下端口引腳為數(shù)字輸入方式； 留意： 被配置為模擬輸入的引腳所對應(yīng)的 P1MDOUT 位應(yīng)被設(shè)置為規(guī)律 0（漏極開路方 式）,對應(yīng)的端口數(shù)據(jù)位應(yīng)被設(shè)置為規(guī)律 1（高阻態(tài)）； 第 5 頁,共 11 頁學(xué)習(xí)好資料 歡迎下載 30,單片

12、機(jī)的初始化設(shè)置： 看門狗初始化開啟仍是禁止,假如開啟就喂狗周期為多少； 時鐘系統(tǒng)的初始化確定系統(tǒng)的工作時鐘源及頻率； I/O 引腳輸入輸出方式初始化輸入：模擬仍是數(shù)字,輸出：推挽仍是開漏； 數(shù)字外設(shè)的配置和交叉開關(guān)設(shè)置； 第三章 儲備器組織 片外程序儲備器,片內(nèi)數(shù)據(jù)儲備器, 片外 31,在物理上有四個儲備空間：片內(nèi)程序儲備器, 數(shù)據(jù)儲備器； 32,從功能尋址上可分為 : 程序儲備器, 內(nèi)部數(shù)據(jù)儲備器,特別功能寄存器,位地址空間 和外部數(shù)據(jù)儲備器 5 大部分 ； 33,從功能尋址上可分為 : 程序儲備器, 內(nèi)部數(shù)據(jù)儲備器,特別功能寄存器,位地址空間 和外部數(shù)據(jù)儲備器 5 大部分 ； 34, 35

13、,程序儲備器 第 6 頁,共 11 頁學(xué)習(xí)好資料 歡迎下載 36,片內(nèi)數(shù)據(jù)儲備器（內(nèi)部數(shù)據(jù)地址空間） （ 寄 存 器 間接尋址） （直接和間接尋址） 37, 第 7 頁,共 11 頁學(xué)習(xí)好資料 歡迎下載 38, 39, 片內(nèi) RAM 中,常常要指定一個特地的區(qū)域來存放某些特別的數(shù)據(jù)出的原就 ,這個 RAM 區(qū)叫堆棧； 功用： ,它遵循先進(jìn)后出和后進(jìn)先 1）子程序調(diào)用和中斷服務(wù)時 CPU 自動將當(dāng)前 PC 值壓棧儲存,返回時自動將 PC 值彈棧； 2）愛惜現(xiàn)場 /復(fù)原現(xiàn)場 3）數(shù)據(jù)傳輸 40, 41,數(shù)據(jù)出棧時：取出的數(shù)據(jù)是最近放進(jìn)去的一個數(shù)據(jù),也就是當(dāng)前棧頂?shù)臄?shù)據(jù)；然后 SP 第 8 頁,共 11 頁學(xué)習(xí)好資料 歡迎下載 再自動減 1,仍指著棧頂 42,堆棧深度最大可達(dá) 256 字節(jié)； 43, 44,