1、半導(dǎo)體器件認(rèn)知實(shí)驗(yàn) 重慶大學(xué)光電工程學(xué)院微電子實(shí)驗(yàn)室實(shí)驗(yàn)?zāi)康募皟?nèi)容一、實(shí)驗(yàn)?zāi)康?、通過實(shí)驗(yàn)，獲得對(duì)半導(dǎo)體器件基本的感性認(rèn)識(shí)。2、通過實(shí)驗(yàn)，使同學(xué)認(rèn)識(shí)MOS管的基本結(jié)構(gòu)和功能。3、通過實(shí)驗(yàn)，可以使同學(xué)了解集成器件的布線及基本功能區(qū)域。二、實(shí)驗(yàn)內(nèi)容1、利用顯微鏡觀察單管半導(dǎo)體器件及集成器件。2、利用顯微鏡觀察半導(dǎo)體器件內(nèi)部MOS管平面結(jié)構(gòu)，分析其立體結(jié)構(gòu)和功能原理。3、利用顯微鏡觀察集成器件的布線方法及基本功能區(qū)域。一、世界集成電路的發(fā)展歷史a）、集成電路的早期情況： 1947年：貝爾實(shí)驗(yàn)室肖克萊等人發(fā)明了晶體管，這是微電子技術(shù)發(fā)展中第一個(gè)里程碑； 1950年：結(jié)型晶體管誕生； 1950年： R

2、Ohl和肖特萊發(fā)明了離子注入工藝； 1951年：場(chǎng)效應(yīng)晶體管發(fā)明； 1956年：C S Fuller發(fā)明了擴(kuò)散工藝； 1958年：仙童公司Robert Noyce與德儀公司基爾比間隔數(shù)月分別發(fā)明了集成電路，開創(chuàng)了世界微電子學(xué)的歷史； 1960年：H H Loor和E Castellani發(fā)明了光刻工藝； 1962年：美國RCA公司研制出MOS場(chǎng)效應(yīng)晶體管；世界集成電路的發(fā)展歷史C）集成電路的快速發(fā)展期情況：1978年：64kb動(dòng)態(tài)隨機(jī)存儲(chǔ)器誕生，不足0.5平方厘米的硅片上集成了14萬個(gè)晶體管，標(biāo)志著超大規(guī)模集成電路（VLSI）時(shí)代的來臨；1979年：Intel推出5MHz 8088微處理器，之

3、后，IBM基于8088推出全球第一臺(tái)PC；1981年：256kb DRAM和64kb CMOS SRAM問世；1984年：日本宣布推出1Mb DRAM和256kb SRAM；1985年：80386微處理器問世，20MHz；1988年：16M DRAM問世，1平方厘米大小的硅片上集成有3500萬個(gè)晶體管，標(biāo)志著進(jìn)入超大規(guī)模集成電路（ULSI）階段；1989年：1Mb DRAM進(jìn)入市場(chǎng)；1989年：486微處理器推出，25MHz，1m工藝，后來50MHz芯片采用 0.8m工藝；1992年：64M位隨機(jī)存儲(chǔ)器問世；1993年：66MHz奔騰處理器推出,采用0.6工藝；1995年:Pentium Pr

4、o, 133MHz，采用0.6-0.35工藝；1997年：300MHz奔騰問世,采用0.25工藝；1999年：奔騰問世，450MHz，采用0.25工藝，后采用0.18m工藝；2000年: 1Gb RAM投放市場(chǎng)；2000年：奔騰4問世，1.5GHz，采用0.18工藝；2001年：Intel宣布2001年下半年采用0.13工藝。二、 我國集成電路的發(fā)展歷史1）我國集成電路產(chǎn)業(yè)誕生于六十年代，共經(jīng)歷了三個(gè)發(fā)展階段：1965年-1978年：以計(jì)算機(jī)和軍工配套為目標(biāo)，以開發(fā)邏輯電路為主要產(chǎn) 品，初步建立集成電路工業(yè)基礎(chǔ)及相關(guān)設(shè)備、儀器、材料的配套條件；1978年-1990年：主要引進(jìn)美國二手設(shè)備，改善

5、集成電路裝備水平，在“治散治亂”的同時(shí)，以消費(fèi)類整機(jī)作為配套重點(diǎn)，較好地解決了彩電集成電路的國產(chǎn)化；1990年-2000年：以908工程、909工程為重點(diǎn)，以CAD為突破口，抓好科技攻關(guān)和北方科研開發(fā)基地的建設(shè)，為信息產(chǎn)業(yè)服務(wù)，集成電路行業(yè)取得了新的發(fā)展。a)、908工程： 1990年8月由國家投資十幾個(gè)億，在無錫建立了一個(gè)6英寸的半導(dǎo)體集成電路生產(chǎn)線；成立了華潤(rùn)微電子公司（無錫華潤(rùn)華晶微電子有限公司 ），后改為上華集團(tuán)公司。B)、909工程： 同年9月由信息產(chǎn)業(yè)部和上海市政府各出資50個(gè)億，共計(jì)100個(gè)億。從日本NEC公司引進(jìn)了一條8英寸半導(dǎo)體集成電路生產(chǎn)線；成立了華虹公司。2）融入全球產(chǎn)業(yè)

6、競(jìng)爭(zhēng)： 到2007年，我國集成電路產(chǎn)量達(dá)到411.7億塊，銷售額為1251.3億元，10年間產(chǎn)量和銷售額分別擴(kuò)大18.5倍與21倍之多，年均增速分別達(dá)到38.3%與40.5%，銷售額增速遠(yuǎn)遠(yuǎn)高于同期全球年均6.4%的增速。 截至2007年底，國內(nèi)已建成的集成電路生產(chǎn)線有52條，量產(chǎn)的12英寸生產(chǎn)線3條、8英寸生產(chǎn)線14條。涌現(xiàn)出中芯國際、華虹NEC、宏力半導(dǎo)體、和艦科技、臺(tái)積電(上海)、上海先進(jìn)等IC制造代工企業(yè)，這些企業(yè)紛紛進(jìn)入國際市場(chǎng)，融入全球產(chǎn)業(yè)競(jìng)爭(zhēng)，全球代工業(yè)務(wù)市場(chǎng)占有率超過9%。目前，中芯國際已成為全球第三大代工廠，代工水平達(dá)到了90nm。華虹NEC也已進(jìn)入全球芯片加工企業(yè)前十名行列

7、。三、描述IC工藝技術(shù)水平的五個(gè)技術(shù)指標(biāo)1）集成度（Integration Level） 集成度是以一個(gè)IC芯片所包含的元件(晶體管或門/數(shù))來衡量，（包括有源和無源元件） 。隨著集成度的提高，使IC及使用IC的電子設(shè)備的功能增強(qiáng)、速度和可靠性提高、功耗降低、體積和重量減小、產(chǎn)品成本下降，從而提高了性能/價(jià)格比，不斷擴(kuò)大其應(yīng)用領(lǐng)域，因此集成度是IC技術(shù)進(jìn)步的標(biāo)志。 為了提高集成度采取了增大芯片面積、縮小器件特征尺寸、改進(jìn)電路及結(jié)構(gòu)設(shè)計(jì)等措施。為節(jié)省芯片面積普遍采用了多層布線結(jié)構(gòu)，現(xiàn)已達(dá)到7層布線。晶片集成(Wafer Scale Integration-WSI)和三維集成技術(shù)也正在研究開發(fā)。自

8、IC問世以來，集成度不斷提高，現(xiàn)正邁向巨大規(guī)模集成(Giga Scale Integration-GSl)。從電子系統(tǒng)的角度來看，集成度的提高使IC進(jìn)入系統(tǒng)集成或片上系統(tǒng)(SoC)的時(shí)代。描述IC工藝技術(shù)水平的五個(gè)技術(shù)指標(biāo)2）特征尺寸 (Feature Size) / （Critical Dimension） 特征尺寸定義為器件中最小線條寬度(對(duì)MOS器件而言，通常指器件柵電極所決定的溝道幾何長(zhǎng)度)，也可定義為最小線條寬度與線條間距之和的一半。減小特征尺寸是提高集成度、改進(jìn)器件性能的關(guān)鍵。特征尺寸的減小主要取決于光刻技術(shù)的改進(jìn)。集成電路的特征尺寸向深亞微米發(fā)展，目前的規(guī)模化生產(chǎn)是0.18m、0

9、.15 m 、0.13m工藝， Intel目前將大部分芯片生產(chǎn)制成轉(zhuǎn)換到0.09 m 。3）晶片直徑(Wafer Diameter) 為了提高集成度，可適當(dāng)增大芯片面積。然而，芯片面積的增大導(dǎo)致每個(gè)圓片內(nèi)包含的芯片數(shù)減少，從而使生產(chǎn)效率降低，成本高。采用更大直徑的晶片可解決這一問題。晶圓的尺寸增加，當(dāng)前的主流晶圓的尺寸為8吋，正在向12吋晶圓邁進(jìn)。集成電路制造工藝基本流程（一）集成電路制造工藝基本流程（三）集成電路制造工藝基本流程（五）集成電路制造工藝基本流程（六）集成電路制造工藝基本流程（七）集成電路制造工藝基本流程（八）集成電路制造工藝基本流程（九）集成電路制造工藝基本流程（十一）集成電路

10、制造工藝基本流程（十二）集成電路制造工藝基本流程（十四）集成電路制造工藝基本流程（十五）集成電路制造工藝基本流程（十七）集成電路制造工藝基本流程（十八）集成電路制造工藝基本流程（十九）集成電路制造工藝基本流程（二十一）集成電路制造工藝基本流程（二十二）N溝道增強(qiáng)型MOS管的工作原理N溝道增強(qiáng)型MOS管的工作原理 圖（a） 1vGS對(duì)iD及溝道的控制作用 MOS管的源極和襯底通常是接在一起的(大多數(shù)管子在出廠前已連接好)。從圖（a）中可以看出，增強(qiáng)型MOS管的漏極d和源極s之間有兩個(gè)背靠背的PN結(jié)。 當(dāng)柵-源電壓vGS=0時(shí)，即使加上漏-源電壓Vds，而且不論Vds的極性如何，總有一個(gè)PN結(jié)處于

11、反偏狀態(tài)，漏-源極間沒有導(dǎo)電溝道，所以這時(shí)漏極電流iD0。N溝道增強(qiáng)型MOS管的工作原理 圖（b） 若在柵-源極間加上正向電壓，即vGS0，則柵極和襯底之間的SiO2絕緣層中便產(chǎn)生一個(gè)垂直于半導(dǎo)體表面的由柵極指向襯底的電場(chǎng)，這個(gè)電場(chǎng)能排斥空穴而吸引電子，因而使柵極附近的P型襯底中的空穴被排斥，剩下不能移動(dòng)的受主離子(負(fù)離子)，形成耗盡層，同時(shí)P襯底中的電子（少子）被吸引到襯底表面。當(dāng)vGS數(shù)值較小，吸引電子的能力不強(qiáng)時(shí)，漏-源極之間仍無導(dǎo)電溝道出現(xiàn)，如圖(b)所示。 N溝道增強(qiáng)型MOS管的工作原理 圖（c） vGS增加時(shí)，吸引到P襯底表面層的電子就增多，當(dāng)vGS達(dá)到某一數(shù)值時(shí)，這些電子在柵極附

12、近的P襯底表面便形成一個(gè)N型薄層，且與兩個(gè)N+區(qū)相連通，在漏-源極間形成N型導(dǎo)電溝道，其導(dǎo)電類型與P襯底相反，故又稱為反型層，如圖(c)所示。vGS越大，作用于半導(dǎo)體表面的電場(chǎng)就越強(qiáng)，吸引到P襯底表面的電子就越多，導(dǎo)電溝道越厚，溝道電阻越小。我們把開始形成溝道時(shí)的柵-源極電壓稱為開啟電壓，用VT表示。 由上述分析可知，N溝道增強(qiáng)型MOS管在vGSVT時(shí)，不能形成導(dǎo)電溝道，管子處于截止?fàn)顟B(tài)。只有當(dāng)vGSVT時(shí)，才有溝道形成，此時(shí)在漏-源極間加上正向電壓vDS，才有漏極電流產(chǎn)生。而且vGS增大時(shí)，溝道變厚，溝道電阻減小，iD增大。這種必須在vGSVT時(shí)才能形成導(dǎo)電溝道的MOS管稱為增強(qiáng)型MOS管。

13、 半導(dǎo)體器件認(rèn)知實(shí)驗(yàn)半導(dǎo)體器件認(rèn)知實(shí)驗(yàn)MOS與CMOS晶體管反相器電路半導(dǎo)體器件認(rèn)知實(shí)驗(yàn)集成電路示例振蕩器半導(dǎo)體器件認(rèn)知實(shí)驗(yàn)無源像素被動(dòng)式傳感器（PPS）有源像素主動(dòng)式傳感器（APS）半導(dǎo)體器件認(rèn)知實(shí)驗(yàn)Pulsed bipolar CMOS imager半導(dǎo)體器件認(rèn)知實(shí)驗(yàn)TC5747 camera chip CMOS imager N阱雙層多晶硅雙層金屬CMOS工藝 (A) N 阱 (B) N 阱 + 有源區(qū)(C) N 阱 + 有源區(qū) + 多晶硅(D) N 阱 + 有源區(qū) + 多晶硅 + N 區(qū)離子注入N阱雙層多晶硅雙層金屬CMOS工藝（E） N 阱 + 有源區(qū) + 多晶硅 + N 區(qū)離子注入 + P 區(qū)離子注入（F） N 阱 + 有源區(qū) + 多晶硅 + N 區(qū)離子注入 + P 區(qū)離子注入 + 有源區(qū)接觸孔 （G） N 阱 + 有源區(qū) + 多晶硅 + N 區(qū)離子注入 + P 區(qū)離子注入 + 有源區(qū)接觸孔 + 多晶硅接觸孔N阱雙層多晶硅雙層金屬CMOS工藝（H） N 阱 + 有源區(qū) + 多晶硅 + N 區(qū)離子注入 + P 區(qū)離子注入 + 有源區(qū)接觸孔 + 多晶硅接觸孔 + 金屬1（I）