1、實驗6編碼器譯碼器及數(shù)碼管顯示實驗實驗日的.掌握組合邏輯電路的分析測試與設計方法和步驟口工熟悉編碼器、譯碼器等常用中規(guī)模集成電路（MSD的性能及使用方法.工熟悉數(shù)碼顯示譯碼器的應用。1.52實驗儀器設備與元器件1.硬件基礎電路實驗箱，雙蹤示波器r數(shù)字萬用表.公基本元器件，74L504,74LS48,74LS133,7415148c1.5.3實驗概述L要求預習:預習組合邏輯電路的分析和設計方法；總結(jié)組合邏輯電路分析和設計的步驟。數(shù)字電路分為組合邏輯電路和忖序邏輯電路兩大類.由門電路叮構(gòu)成各種邏輯功能的組合邏輯電路，如半加器、全加器、編碼器、譯碼器、數(shù)據(jù)選擇器等u其特點是，3-功能與時間因素無關，

2、即輸出狀態(tài)只取決于當時的輸入狀態(tài)，而與以前的（輸出）狀態(tài)無關.b，無記憶性元件.即沒有記憶功能；C,無反饋支路，輸出為輸入的單值函數(shù)0組合邏輯電路的分析*分析組合邏輯電路的月的是為了確定已知電路的邏輯必能，其步驟大致如下：（1）臼邏輯圖寫出各輸出端的邏輯表達式；（2）化簡和變換各邏輯表達式；（3）列出具值表：（4）根據(jù)真值表和邏輯表達式對邏輯電路進行分析，最后確定其功能。時于比較笥單的刻合邏輯電路,有時也可以用畫波形圖的方法進行分析.為了避免出錯,通常是根據(jù)輸入波形，逐級畫出輸出波形，最后根據(jù)邏輯圖的輸出端與輸入端波形之間的關系確定功能.組合邏輯電路的設計：（1）設計目標設定輸入輸IH后，并根

3、據(jù)邏輯關系要求列出真值表；（2）據(jù)真值表寫出最小項表達式,并進行卡諾圖化簡，得出最簡邏輯表達式；（3）據(jù)選擇的器件把邏輯函數(shù)表達式特換為所需的形式；（4）畫出邏輯圖；（o）根據(jù)邏輯圖連線，實現(xiàn)其邏輯功能。組合邏輯電路的設計，通常以電路簡單、所用器件最少為目標:因此，對一般的邏輯表達式都要用代數(shù)法或卡諾圖法來進行化簡，以獲得最簡的邏輯表達式，能用最少的門電路來組成邏輯電躇.但是在數(shù)字電路的設計中普遍采用中、小規(guī)模集成電路（一片包括數(shù)個門至數(shù)卜個門）產(chǎn)品，因此應根據(jù)具體情況，僅可能減少所用的器件數(shù)目和種類，這樣可以使組裝好的電路結(jié)構(gòu)緊湊，達到，作?？縜組合邏輯電路的測試：在組合謖輯電路的輸入端加上

4、%號（注意加入的信號能覆造大部分的輸入組合，然后記錄輸出結(jié)果.如果輸出結(jié)果9輸入遺物滿足該電路的設計要求，則該電路的設計是正確的，否則根據(jù)得出的結(jié)果分析故障所在，進行改進.常用地合電路有加法器，譯碼器，編碼器，散據(jù)選擇器，數(shù)據(jù)分配器等*本次實驗我們進行編碼器譯瑪器實驗.編科就是賦予選定的一系列一進制代碼以固定的含義.74LS14S連-3編碼需）為八錢-三線優(yōu)先編固器.幾個輸入端為DtKDlA種狀態(tài)，與之對庖的輸出沒為RkAl.A2r共三位一進制數(shù).洋鳴是編碼的逆過程，即將去二進制翻譯成電路的某種狀態(tài)。譯碼器是在數(shù)字電路用得很多的種多輸入、一多輸出的組合邏輯電路.它的作用是把給定的代碼進行翻譯，

5、變成相應的狀態(tài),使輸出通道中相應的一題有傷號輸出口譯碼需在數(shù)字系統(tǒng)中有廣泛的用途，不僅川于代碼的轉(zhuǎn)換、終端的數(shù)字顯示，逐用于數(shù)據(jù)分配，存貯器尋址用組合控制信號等.不同的功能可選用不同種類的譯碼據(jù).語嗎器可分為通用譯碼揩和顯示洋碼器兩大類:,前者就分為變量譯碼器和代碼變換譯碼器一（1）麥鼠譯碼器（又稱一進制譯碼器）,用以表示輸入變量的狀態(tài)，如？線一4線、3線一8線和工線-16線譯眄器.若有n個輸入變量，則有211個不同的蛆合狀態(tài)，就有2n個輸出端供其使用口而每一個愉出所代表的函數(shù)對應于n個輸入變量的最小項.二進制譯瑪黯實際匕也是我脈沖愉出的膿加分配器,若利用使能端中的一個輸入端輸入數(shù)據(jù)信息.器件

6、就:成為今數(shù)據(jù)分配器（又稱多路分配器,如圖1，5.1所示若在工輸入端輸入數(shù)墀信息.S2=Si=0,地址碼所時應的輸出是國數(shù)據(jù)信息的反碼；疊從由端輸入數(shù)據(jù)信息，令$=1、際=烏地址碼所對應的輸出就是蚤輜數(shù)據(jù)信息的原碼.若數(shù)據(jù)信息是時鐘脈沖，則數(shù)據(jù)分配器便成力時鐘膿沖分配踞.根據(jù)輸入地址的不同組合譯出唯一地址+故可用作地址譯畫器,接成多路分配器.可將一個信號源的數(shù)據(jù)信息傳輸?shù)讲煌牡攸c.一進削譯碼器還能方便地實現(xiàn)邏輯函數(shù)，如圖1.5.2所示，實現(xiàn)的邏輯函數(shù)是療dll席后第WillZ=ABC+ABC-ABC療dll席后第Will（2）數(shù)碼顯示譯碼器自、七段發(fā)光.械管（LED）數(shù)碼管LED數(shù)碼管是目前

7、最常用的數(shù)字顯示器.圖L23Q）、缶）為共陰笆和共陽管的電路，（c）為兩種不同出線形式的引出腳功能朗.一個LED數(shù)碼管可用米顯示一位。9進制數(shù)和一個小數(shù)點-小型數(shù)碼管（0.5寸和口,36寸）年段發(fā)光一極管的正向壓降,隨顯示光（逋常為紅、能黃、檢色）的骸色不同略有差別,通常約為23.5V,每個發(fā)光一極管的點亮電流在a-10mAi.LED數(shù)碼管要顯示BCD碼所表示的卜進制數(shù)字就需要有一個為,的譯潮器，談洋碼器不但要完成譯科功能,還要有相雪的印動能力，衛(wèi)史一個為,的譯潮器，談洋碼器不但要完成譯科功能,還要有相雪的印動能力，衛(wèi)史3ZVIZ3ZIZK立立立史“ULD即人口abed9。74LS4S可以譯碼

8、聯(lián)動七段發(fā)光一極管憶?。?shù)碼管.CC4BU共陰）等.CG1511可直接驅(qū)動數(shù)碼管。1.S4實驗內(nèi)容.測鼠譯瑪器的邏輯功能1.5.43線8愛洋嗎器74L51招邏輯閽AEC也B17口221.5.43線8愛洋嗎器74L51招邏輯閽AEC也B17口22GVNLV4C-6YY參考國1一5多測試74313g的邏輯功能，通過開關KI.KN.K3設置成不同的遺輯狀態(tài).測量YOV7的邏輯狀態(tài).列表記錄.一三74LS138N一三74LS138NQ函數(shù)F=XYZ+XYZ+XYZ+XYZ要求工（1）目行設計實驗方案和實瞼步驟，畫出邏輯原理圖:（2）按圖接線,驗證實驗結(jié)果，埴入自行設計的表格中上5.編碼、洋碼、顯示電戰(zhàn)

9、的原理設計編碼,洋福、顯示電晞先將八位開關信號狀態(tài)編制成一進制代碼，再通過數(shù)碼顯示譯碼器將此代嶼變摭成相府的七位數(shù)四，驅(qū)動1只發(fā)光一級首母示不問的字符,參考網(wǎng)1.5.6,該電路由W線一M線優(yōu)先編碼器74國142、i線一七段共陰數(shù)碼顯示譯碼器（驅(qū)動器）74LS他和共陰七段數(shù)碼顯示器組曲表152為74LS148的輿位表.先將所有開美K臺向十5V輸人高電平然后分別打開個開火輸入低電平，觀測數(shù)碼顯示字符&，行列表記求.將反向器去掉觀測.表1.5.2輸A輸山FT014567A3A1AnV.C1XXXXXXHIIII：1LHHHHHEHHHHHLL、XXXXLLLLL：1LXXXXLHLL匕LTIXXXM

10、LH21LHLLHLXX女XLHHHLHHLTLXXXLHFHHLLLLXXLMHHHHHI.HLLXLHHHHHHHHLLL1HHHHHHHHHHLH-高電中LT氐電平1-不定4T44打4T44打?qū)嶒灁?shù)據(jù)輸A輸出工品+用44匕X%匕0XXXT11111111X1XXX1i1111111000001111111100011011111110011101111110011111011111010011110111101011i1110i1101101111110110111111111101、測試變量譯碼器的邏輯功能變量譯碼器是一種完全譯碼器，它將一系列輸入代碼轉(zhuǎn)換成與之一一輸入為000時輸出為

11、第一個燈亮，輸入為001時第二個燈亮，輸入為1113線-g線譯碼器ML1班的功能表對應的有效信號。例如當時第第8個燈亮。741式第功能表無詒從邏輯圖還是功能表我們器可以看到MLS1的的幾個輸出管腳，任何時刻要么全為高電平1一芯片處于不工作狀態(tài)，要么只有一個為低電平0,其余7個輸出管腳全為高電平L如果出現(xiàn)兩個輸出管腳在同一個時間為0的情況，說明該芯片已經(jīng)損壞.當附加控制門的輸出為高電平（S=1）時，可由邏輯圖寫出%=耳耳4=%蕓=444=飛馬=過4%=%M=444=次4耳=444工網(wǎng)汽=用雙肉=叫居=AA4=啊Mln的邏輯圖由上式可以看出，在同一個時間又是這三個變量的全部最小項的譯碼輸出，所以也

12、把這種譯碼器叫做最小項譯碼器.2、編碼、譯碼、顯示電路的設計通過8-3編碼器先將8位開關信號狀態(tài)編碼為二進制代碼，再通過數(shù)碼管顯示譯碼器將此代碼變換成相應的7位數(shù)碼，驅(qū)動7位數(shù)碼顯示器，顯示不同字符。其中用到了預先編碼的原理。優(yōu)先編碼器的功能是允許同時在幾個輸入端有輸入信號，編碼器按輸入信號排定的優(yōu)先順序，只對同時輸入的幾個信號中優(yōu)先權(quán)最高的一個進行編碼。例如當D6為L、D7為H時則顯示“1”，輸出為001,無論其他輸入信號為多少；當D5為L、D6為H、D7為H時，則顯示“2”，輸出為010，而不管其他開關電平輸入為多少。使能端0E（芯片是否啟用）的邏輯方程：QE=工口.II-12-13-14

13、-15-67-IE當0E輸入工E=1時，禁止編碼、輸出（反碼）：A2,A1,A口為全1。當怎輸入工E印時，允許編碼，在工口工7輸入中，輸入工T優(yōu)先級最高，其余依次為：工6,工算工工3,工口，工口等級排列輸入輸出EIIo11213415I7做A1收1GSED1KK1111011111111111100KKKKXE000000KKKK工XC1001100KKKK工011010100KKKK0111011100KKK0111110010001111110110001111111101000111111111110優(yōu)先編碼器741轉(zhuǎn)功能表從以上的的功能表中可以得出，741sl或輸入端優(yōu)先級別的次序依次

14、為17,16,10。當某一輸入端有低電平輸入，且比它優(yōu)先級別高的輸入端沒有低電平輸入時，輸出端才輸出相應該輸入端的代份。例如：15二口且1。1匕1（16、IT優(yōu)先級別高于5）則此時輸出代俯。1。（為（5代。二（101）2的反科）這就是優(yōu)先編擔器的工作原理。思考題.總結(jié)組合邏輯電路設計的步驟和方法：組合邏輯電路的設計步驟可分為：.根據(jù)電路功能的文字描述，將其輸入與輸出的邏輯關系用真值表的形式列出；.通過邏輯化簡，將真值表寫出最簡的邏輯函數(shù)表達式；.選擇合適的門器件，把最簡的表達式轉(zhuǎn)換為相應的表達式；.根據(jù)表達式畫出該電路的邏輯電路圖；.最后一步進行實物安裝調(diào)試，這是最終驗證設計是否正確的手段。2、怎樣判斷7段數(shù)碼管各引腳和顯示字段的對應關系3,S才一_旦里3、3-8譯碼器在實際應用中的作用有哪些譯碼器的輸出既可以用于驅(qū)動或控制系統(tǒng)其他部分，也可驅(qū)動顯示器，實現(xiàn)數(shù)字、符號的顯示。在CPU設計中，指令譯碼器是CPU的一部分，能將存儲在指令寄存器或微程序指令中的比特轉(zhuǎn)換為能控制CPU其他部分的控制信號。8個寄存器組成的簡單CPU會使用指令譯碼器中的3線一8線邏輯譯碼器來選擇寄存器文件的源寄存器并輸出到ALU以及目的寄存器中，以接受ALU的輸出。典型的CPU指令譯碼器也包括其他很多組件。故障排除首先檢查芯片的型號看是否合適