1、模數(shù)數(shù)模轉(zhuǎn)換1第1頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四主要內(nèi)容11-1 概述11-2 D/A轉(zhuǎn)換器11-3 A/D轉(zhuǎn)換器2第2頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四11-1 概述在自動(dòng)控制和測(cè)量系統(tǒng)中，被控制和被測(cè)量的對(duì)象往往是一些連續(xù)變化的物理量，如：溫度、壓力、流量、速度、電流、電壓等。這些隨時(shí)間連續(xù)變化的物理量，稱為模擬量(Analog)。計(jì)算機(jī)參與測(cè)量和控制時(shí)，模擬量不能直接送入計(jì)算機(jī)，必須先把它們轉(zhuǎn)換成數(shù)字量(Digital)。能夠?qū)⒛M量轉(zhuǎn)換成數(shù)字量的器件稱為模擬數(shù)字轉(zhuǎn)換器，簡(jiǎn)稱ADC。同樣，計(jì)算機(jī)輸出的是數(shù)字量，不能直接用于使用模擬量的控制執(zhí)

2、行部件，必須將這些數(shù)字且轉(zhuǎn)換成模擬量。能夠?qū)?shù)字量轉(zhuǎn)換成模擬量的器件稱為數(shù)字/模擬轉(zhuǎn)換器，簡(jiǎn)稱DAC。因此，我們常把ADC和DAC器件以及相關(guān)電路成為模擬接口電路。3第3頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四實(shí)時(shí)控制系統(tǒng)的例子4第4頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四傳感器：能夠把非電物理量轉(zhuǎn)換成電量（電流或電壓）的器件；一般傳感器由電容、電阻、電感或敏感材料組成；在外加激勵(lì)電流或電壓的驅(qū)動(dòng)下，不同類型的傳感器會(huì)隨不同非電物理量的變化，引起傳感器的組成材料發(fā)生改變，使得輸出連續(xù)變化的電流或電壓與非電物理量的變化成正比。 一、傳感器（Transducer）5

3、第5頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四二、信號(hào)放大處理 信號(hào)放大處理電路，接在A/D轉(zhuǎn)換器與傳感器之間，用于解決以下存在問(wèn)題： A/D轉(zhuǎn)換器與傳感器二者電壓不匹配；如果是電流型輸出傳感器，要進(jìn)行變換與放大處理，將電流信號(hào)對(duì)應(yīng)變換成電壓信號(hào)；傳感器工作在現(xiàn)場(chǎng)，可能存在復(fù)雜的強(qiáng)電磁波的干擾，通常采用RC低通濾波器，濾除疊加在傳感器輸出信號(hào)上的高頻干擾信號(hào)，也可采用有源濾波技術(shù)，使得濾波特性更好。6第6頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四三、多路轉(zhuǎn)換開關(guān)（Multiplexer）一個(gè)數(shù)據(jù)采集系統(tǒng)（A/D轉(zhuǎn)換）往往要采集多路模擬信號(hào)； 通常只用一片A/D轉(zhuǎn)換芯

4、片，輪流選擇輸入信號(hào)進(jìn)行采集，既節(jié)省了硬件開銷，又不影響對(duì)系統(tǒng)的監(jiān)測(cè)與控制； 7第7頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四多路模擬開關(guān)CD4051引腳圖邏輯功能圖模擬地負(fù)電壓正電壓8第8頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四四、A/D轉(zhuǎn)換器模擬信號(hào)的采樣模擬信號(hào)的量化采樣信號(hào)的保持信號(hào)編碼9第9頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四模擬信號(hào)的采樣采樣：就是按照相等的時(shí)間間隔t從電壓信號(hào)上截取一個(gè)個(gè)離散的電壓瞬時(shí)值，這些值都有精確的大小。采樣定理為了使采樣得到的數(shù)字信號(hào)能不失真地恢復(fù)原始信號(hào)的形狀，要求采樣時(shí)：10第10頁(yè)，共48頁(yè)，2022

5、年，5月20日，6點(diǎn)47分，星期四采樣過(guò)程11第11頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四在A/D轉(zhuǎn)換器進(jìn)行采樣期間，保持被轉(zhuǎn)換輸入信號(hào)不變的電路稱為采樣保持電路；A/D轉(zhuǎn)換器完成一次轉(zhuǎn)換所需要的時(shí)間稱為轉(zhuǎn)換時(shí)間；采樣保持器是指在邏輯電平的控制下處于“采樣”或“保持”兩種工作狀態(tài)的電路,；在采樣狀態(tài)下，電路的輸出跟蹤輸入模擬信號(hào)；在保持狀態(tài)下，電路的輸出保持著前一次采樣結(jié)束時(shí)刻的瞬時(shí)輸入模擬信號(hào)，直到進(jìn)入下一次采樣狀態(tài)為止。采樣信號(hào)的保持12第12頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四采樣保持的結(jié)果13第13頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，

6、星期四模擬信號(hào)的量化將模擬信號(hào)電平分成N=2n等分，然后看每個(gè)采樣處于哪個(gè)分層之中，該分層的起始電平就是這個(gè)采樣的數(shù)字量。量化單位：每個(gè)分層所包含的最大電壓值與最小電壓值之差，量化單位越小，精度越高。電壓模擬量二進(jìn)制量化值電壓模擬量二進(jìn)制量化值-5V000000000V10000000-4.961V000000010.039V10000001-4.922V000000100.078V10000010 -0.078V011111104.922V11111100-0.039V011111114.961V11111111例：被采樣的電壓值范圍-5V +5V ，用8位二進(jìn)制數(shù)表示 ，則：-5V +5V

7、的電壓范圍將等分為256個(gè)等級(jí) 。在此范圍內(nèi)的任一電壓值都將被量化為一個(gè)8位二進(jìn)制數(shù) 即： 00000000 11111111，10/256 = 0.039V為一個(gè)等級(jí)。 14第14頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四模擬信號(hào)的量化15第15頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四量化過(guò)程：先將一個(gè)由參考電壓VR設(shè)定的滿量程（FSR）電壓值分成2n等分，然后將采樣所得的模擬量與這些分層進(jìn)行比較，看落在哪些分層范圍內(nèi)，便量化成相應(yīng)的數(shù)字量；輸入模擬量與滿量程相比得到的是一個(gè)分?jǐn)?shù)，若以滿量程為1，則這個(gè)比值總是小于1的小數(shù)，為此，數(shù)據(jù)轉(zhuǎn)換中常用二進(jìn)制小數(shù)形式表示

8、數(shù)字量，這就是自然二進(jìn)制碼，或稱為自然二進(jìn)制小數(shù)碼。16第16頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四編碼二進(jìn)制碼自然二進(jìn)制碼雙極性二進(jìn)制碼BCD碼ASCII碼17第17頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四自然二進(jìn)制碼自然二進(jìn)制小數(shù)碼定點(diǎn)小數(shù)編碼例：二進(jìn)制小數(shù)0.110101如果用VR表示參考電壓10V，即滿量程值（FSR），用Vx表示實(shí)際模擬電壓值，則 18第18頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四4位（n=4）二進(jìn)制小數(shù)碼的表示19第19頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四11-2 D/A轉(zhuǎn)換器D/A轉(zhuǎn)換器是把輸入

9、的數(shù)字量轉(zhuǎn)換為與輸入量成比例的模擬信號(hào)的器件；二進(jìn)制加權(quán)電阻網(wǎng)絡(luò)；T型電阻網(wǎng)絡(luò)。20第20頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四二進(jìn)制加權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器VR是一個(gè)足夠精度的參考電壓，運(yùn)算放大器輸入端的各支路對(duì)應(yīng)待轉(zhuǎn)換數(shù)據(jù)的第1位、第2位第n位；支路中的開關(guān)由對(duì)應(yīng)的數(shù)位來(lái)控制，如果該數(shù)位為“1”，則對(duì)應(yīng)的開關(guān)閉合，如果該數(shù)位為“0”，則對(duì)應(yīng)的開關(guān)打開；各輸入支路中的電阻分別為R、2R、4R這些電阻稱為權(quán)電阻。4個(gè)開關(guān)從全部斷開到全部閉合，運(yùn)算放大器可以得到16種不同的電流輸入，這就是說(shuō)，通過(guò)電阻網(wǎng)絡(luò)，可以把00001111轉(zhuǎn)換成大小不同的電流，從而可以在運(yùn)算放大器的輸出端

10、得到大小不同的電壓；如果由數(shù)字0000每次增1，一直變化到1111就可以得到一個(gè)階梯波電壓。21第21頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四用二進(jìn)制數(shù)字控制開關(guān)的通斷，就可產(chǎn)生相應(yīng)的輸出電壓信號(hào)。22第22頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器2R2R2R2R RVoutRRRR23第23頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四數(shù)/模轉(zhuǎn)換器的主要性能指標(biāo)輸入數(shù)字量輸入數(shù)字量采用的編碼輸出模擬量輸出模擬量分辨率是指輸入數(shù)據(jù)發(fā)生1LSB的變化時(shí)所對(duì)應(yīng)的輸出模擬量的變化；一般簡(jiǎn)單地用它們的位數(shù)來(lái)表示分辨率。D為數(shù)字量輸入 ；

11、V2DVRno-=24第24頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四數(shù)/模轉(zhuǎn)換器的主要性能指標(biāo)精度（Accuracy）實(shí)際輸出值與理想輸出值之間偏差的百分比線性誤差（Linearity Error）最大偏差與滿量程的百分比一般不應(yīng)大于1/2LSB建立時(shí)間（Setting Time）數(shù)字量輸入到建立穩(wěn)定的輸出電流的時(shí)間DAC的模擬輸出穩(wěn)定到最終值1/2LSB時(shí)所需的時(shí)間25第25頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四幾種數(shù)/模轉(zhuǎn)換器AD7524DAC0832DAC121026第26頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四 DAC0832是美國(guó)國(guó)家

12、半導(dǎo)體公司生產(chǎn)的8位D/A芯片，共有20個(gè)引腳。ILE：輸入寄存器的允許信號(hào)，高電平有效。ILE信號(hào)和CS、WRl共同控制選通輸入寄存器。當(dāng)CS、WRl均為低電平，而ILE為高電平時(shí)，輸入數(shù)據(jù)立即被送至8位輸入寄存器的輸出端，當(dāng)上述三個(gè)控制信號(hào)中任一個(gè)無(wú)效時(shí)，輸入寄存器將數(shù)據(jù)鎖存，輸出端呈保持狀態(tài)。 DAC083227第27頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四DI7DI6DI5DI4DI3DI2DI1DI0ILECSWR1WR2XFERM3M1LE2LE18位輸入寄存器8位DAC寄存器8位D/A轉(zhuǎn)換電路VrefIout2Iout1RfbAGNDDGNDVcc13141516

13、45671918171120101282139DAC0832M228第28頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四 D7D0： 8位數(shù)據(jù)輸入端。 ILE： 輸入寄存器允許信號(hào)， 輸入，高電平有效。 CS：片選信號(hào)，輸入，低電平有效。 WR1 ：輸入寄存器寫信號(hào)，輸入，低電平有效。 由ILE、CS、WR1的邏輯組合產(chǎn)生輸入寄存器控制信號(hào)LE1 。 當(dāng)LE1為低電平時(shí)，輸入寄存器內(nèi)容隨數(shù)據(jù)線變化，LE1 的正跳變將輸入數(shù)據(jù)鎖存。 XFER ： 數(shù)據(jù)傳送信號(hào)， 輸入， 低電平有效。 WR2： DAC寄存器的寫信號(hào)， 輸入， 低電平有效。 由XFER、WR2 組成DAC寄存器的控制信號(hào)

14、LE2。 LE2 的正跳變將輸入數(shù)據(jù)鎖存到DAC寄存器。 29第29頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四IOUTl：電流輸出1。當(dāng)DAC寄存器中全為“1”時(shí)，輸出電流最大，當(dāng)DAC寄存器中全為“0”時(shí)，輸出電流最小。IOUT2：電流輸出2。它與lOUTl的關(guān)系是：IOUTI+IOUT2=常數(shù)Rfb：內(nèi)部反饋電阻引腳，該電阻在芯片內(nèi)，Rfb端可以直接接到外部運(yùn)算放大器的輸出端。這樣，相當(dāng)于將一個(gè)反饋電阻接在運(yùn)算放大器的輸入端和輸出端。VREF：參考電壓輸入端，可接正電壓，也可接負(fù)電壓，范圍為-10V+10V。Vcc：芯片電源。+5V+15V，典型值為+15V。AGND：模擬地

15、。芯片模擬信號(hào)接地點(diǎn)。DGND：數(shù)字地。芯片數(shù)字信號(hào)接地點(diǎn)。30第30頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四直通工作方式：兩個(gè)寄存器的有關(guān)控制信號(hào)都預(yù)先置為有效，兩個(gè)寄存器都開通。只要數(shù)字量送到數(shù)據(jù)輸入端，就立即進(jìn)入D/A轉(zhuǎn)換器進(jìn)行轉(zhuǎn)換。這種方式應(yīng)用較少。 單緩沖工作方式：只有一個(gè)寄存器受到控制。這時(shí)將另一個(gè)寄存器的有關(guān)控制信號(hào)預(yù)先設(shè)置成有效，使之開通； 或者將兩個(gè)寄存器的控制信號(hào)連在一起，兩個(gè)寄存器作為一個(gè)來(lái)使用。 DAC0832的3種工作方式31第31頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四雙緩沖工作方式：兩個(gè)寄存器分別受到控制。當(dāng)ILE、 和 信號(hào)均有效

16、時(shí)，8位數(shù)字量被寫入輸入寄存器， 此時(shí)并不進(jìn)行D/A轉(zhuǎn)換。當(dāng) 和 信號(hào)均有效時(shí)，原來(lái)存在輸入寄存器中的數(shù)據(jù)被寫入DAC寄存器，并進(jìn)入D/A轉(zhuǎn)換器后進(jìn)行D/A轉(zhuǎn)換。在一次轉(zhuǎn)換完成后到下一次轉(zhuǎn)換開始之前，由于寄存器的鎖存作用，8位D/A轉(zhuǎn)換器的輸入數(shù)據(jù)保持恒定，因此D/A轉(zhuǎn)換的輸出也保持恒定。在雙緩沖工作方式下， 利用輸入寄存器暫存數(shù)據(jù)， 給使用帶來(lái)方便，可以實(shí)現(xiàn)多路數(shù)字量的同步轉(zhuǎn)換輸出。 32第32頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四DAC0832與微機(jī)連接圖把一個(gè)數(shù)據(jù)經(jīng)兩次鎖存，通過(guò)DAC0832輸出MOV DX,320H;指向輸入寄存器MOVAL,DATA;DATA為被轉(zhuǎn)

17、換的數(shù)據(jù)OUTDX,AL;數(shù)據(jù)打入輸入寄存器INCDX;指向DAC寄存器OUTDX,AL;選通DAC寄存器,啟動(dòng)D/A轉(zhuǎn)換器33第33頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四用DAC0832構(gòu)成的3路DAC系統(tǒng)34第34頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四11-3 A/D轉(zhuǎn)換模數(shù)轉(zhuǎn)換器原理（十幾種）計(jì)數(shù)法逐次逼近速度快分辨率高雙斜積分法并行轉(zhuǎn)換法35第35頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四例 天平稱量與A/D轉(zhuǎn)換36第36頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四逐次逼近A/D轉(zhuǎn)換器原理它由逐次逼近寄存器SAR、D/A轉(zhuǎn)換

18、器、比較器A、緩沖器等組成；SAR中包含一個(gè)移位寄存器、一個(gè)數(shù)據(jù)寄存器及決定去/留碼的邏輯電路等幾部分，它們?cè)跁r(shí)鐘脈沖CLK的作用下有次序地進(jìn)行操作；D/A轉(zhuǎn)換器用來(lái)形成電子砝碼，送到比較器A的反向輸入端，比較器相當(dāng)于天平的杠桿和指針，它對(duì)從同向輸入端輸入的模擬電壓Vi和從反向輸入端輸入的電子砝碼進(jìn)行比較，如果Vi大于所加的砝碼，則輸出為1，SAR中的去/留碼邏輯決定保留這個(gè)砝碼，否則就去除這個(gè)砝碼。37第37頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四38第38頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四典型的模/數(shù)轉(zhuǎn)換器ADC0809逐次逼近式8bit /8路AD5

19、74A12bit逐次逼近式39第39頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四 ADC0809允許8路模擬信號(hào)輸入，由8路模擬開關(guān)選通其中一路信號(hào)， 當(dāng)?shù)刂锋i存信號(hào)ALE有效時(shí)，3位地址CBA進(jìn)入地址鎖存器，經(jīng)譯碼后使8路模擬開關(guān)選通某一路信號(hào)。 8位A/D轉(zhuǎn)換器為逐次逼近式，由256R電阻分壓器、樹狀模擬開關(guān)（這兩部分組成一個(gè)D/A變換器）、電壓比較器、逐次逼近寄存器、邏輯控制和定時(shí)電路組成。其基本工作原理是采用對(duì)分搜索方法逐次比較，找出最逼近于輸入模擬量的數(shù)字量。電阻分壓器需外接正負(fù)基準(zhǔn)電源VREF（+）和VREF（-）。 CLOCK端外接時(shí)鐘信號(hào)。A/D轉(zhuǎn)換器的啟動(dòng)由STA

20、RT信號(hào)控制。轉(zhuǎn)換結(jié)束時(shí)控制電路將數(shù)字量送入三態(tài)輸出鎖存器鎖存，并產(chǎn)生轉(zhuǎn)換結(jié)束信號(hào)EOC。 ADC080940第40頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四ADC0809的內(nèi)部結(jié)構(gòu)逐次逼近寄存器樹狀開關(guān)IN0IN1IN2IN3IN4IN5IN6IN7ADDA ADDB ADDC ALESTARTCLOCK6 1011 13 12Vcc GND Vref(+)Vref(-)OEEOC(MSB)VinVst159726272812345三態(tài)輸出鎖存器2120191881514172-12-22-32-42-52-62-72-825 24 23 22八路模擬開關(guān)控制電路比較器地址鎖存

21、與譯碼器256電阻階梯41第41頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四 引腳功能 IN0IN7： 8路模擬輸入端。 C、B和A：通道號(hào)選擇輸入端。 ALE：地址鎖存器允許信號(hào)輸入端。當(dāng)它為高電平時(shí)， 地址信號(hào)進(jìn)入地址鎖存器中。 CLOCK：外部時(shí)鐘輸入端。 START：A/D轉(zhuǎn)換信號(hào)輸入端。有效信號(hào)為一正脈沖。 在脈沖上升沿，A/D轉(zhuǎn)換器內(nèi)部寄存器均被清零，在其下降沿開始A/D轉(zhuǎn)換。42第42頁(yè)，共48頁(yè)，2022年，5月20日，6點(diǎn)47分，星期四 EOC：A/D轉(zhuǎn)換結(jié)束信號(hào)。在START信號(hào)上升沿之后0到（2 s8個(gè)時(shí)鐘周期）時(shí)間內(nèi)，EOC變?yōu)榈碗娖?。?dāng)A/D轉(zhuǎn)換結(jié)束后，EOC立即輸出一正階躍信號(hào)，可用來(lái)作為A/D 轉(zhuǎn)換結(jié)束的查詢信號(hào)或中斷請(qǐng)求信號(hào)。 OE：輸出允許信號(hào)。當(dāng)OE輸入高電平信號(hào)時(shí)，三態(tài)輸出鎖存器將A/