1、3 邏輯門(mén)電路3.1 MOS邏輯門(mén)電路3.2 TTL邏輯門(mén)電路*3.3 射極耦合邏輯門(mén)電路*3.4 砷化鎵邏輯門(mén)電路3.5 邏輯描述中的幾個(gè)問(wèn)題3.6 邏輯門(mén)電路使用中的幾個(gè)實(shí)際問(wèn)題* 3.7 用VerilogHDL描述邏輯門(mén)電路11、掌握半導(dǎo)體器件的開(kāi)關(guān)特性。2、熟練掌握TTL和CMOS門(mén)的邏輯功能,特性參數(shù)。3、正確理解TTL和CMOS電路結(jié)構(gòu)和工作原理及使用方法。4、了解正負(fù)邏輯問(wèn)題和基本邏輯門(mén)電路的等效符號(hào)及其應(yīng)用。5、一般了解其他邏輯電路。教學(xué)基本要求：23.1 MOS邏輯門(mén)3.1.1 數(shù)字集成電路簡(jiǎn)介3.1.2 邏輯門(mén)的一般特性3.1.3 MOS開(kāi)關(guān)及其等效電路3.1.4 CMOS

2、反相器3.1.5 CMOS邏輯門(mén)電路3.1.6 CMOS漏極開(kāi)路門(mén)和三態(tài)輸出門(mén)電路3.1.7 CMOS傳輸門(mén)3.1.8 CMOS邏輯門(mén)電路的技術(shù)參數(shù)3邏輯門(mén):實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路。邏輯門(mén)電路的分類(lèi)二極管門(mén)電路三極管門(mén)電路TTL門(mén)電路MOS門(mén)電路PMOS門(mén)CMOS門(mén)邏輯門(mén)電路分立門(mén)電路集成門(mén)電路NMOS門(mén)3.1.1 數(shù)字集成電路簡(jiǎn)介41.CMOS集成電路:廣泛應(yīng)用于超大規(guī)模、甚大規(guī)模集成電路 4000系列74HC 74HCT74VHC 74VHCT速度慢與TTL不兼容抗干擾功耗低74LVC 74VAUC速度加快與TTL兼容負(fù)載能力強(qiáng)抗干擾功耗低速度兩倍于74HC與TTL兼容負(fù)

3、載能力強(qiáng)抗干擾功耗低低(超低)電壓速度更加快與TTL兼容負(fù)載能力強(qiáng)抗干擾功耗低 74系列74LS系列74AS系列 74ALS2.TTL 集成電路:廣泛應(yīng)用于中大規(guī)模集成電路3.1.1 數(shù)字集成電路簡(jiǎn)介53.1.2 邏輯電路的一般特性1. 輸入和輸出的高、低電平 vO vI 驅(qū)動(dòng)門(mén)G1 負(fù)載門(mén)G2 1 1 輸出高電平的下限值 VOH(min)輸入低電平的上限值 VIL(max)輸入高電平的下限值 VIH(min)輸出低電平的上限值 VOL(max)輸出高電平+VDD VOH(min)VOL(max) 0 G1門(mén)vO范圍 vO 輸出低電平 輸入高電平VIH(min) VIL(max) +VDD 0

4、 G2門(mén)vI范圍 輸入低電平 vI 6VNH 當(dāng)前級(jí)門(mén)輸出高電平的最小值時(shí),允許負(fù)向噪聲電壓的最大值。負(fù)載門(mén)輸入高電平時(shí)的噪聲容限：VNL 當(dāng)前級(jí)門(mén)輸出低電平的最大值時(shí)，允許正向噪聲電壓的最大值。負(fù)載門(mén)輸入低電平時(shí)的噪聲容限：2. 噪聲容限VNH =VOH(min)VIH(min) VNL =VIL(max)VOL(max) 在保證輸出電平不變的條件下，輸入電平允許波動(dòng)的范圍。它表示門(mén)電路的抗干擾能力。 1 驅(qū)動(dòng)門(mén) vo 1 負(fù)載門(mén) vI 噪聲 7類(lèi)型參數(shù)74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或tPHL(ns)782.10.93.

5、傳輸延遲時(shí)間傳輸延遲時(shí)間是表征門(mén)電路開(kāi)關(guān)速度的參數(shù)，它說(shuō)明門(mén)電路在輸入脈沖波形的作用下，其輸出波形相對(duì)于輸入波形延遲了多長(zhǎng)的時(shí)間。CMOS電路傳輸延遲時(shí)間 tPHL 輸出 50% 90% 50% 10% tPLH tf tr 輸入 50% 50% 10% 90% 由表可知，低電壓和超低電壓電路的工作速度要快得多。84. 功耗靜態(tài)功耗：指的是當(dāng)電路沒(méi)有狀態(tài)轉(zhuǎn)換時(shí)的功耗。5. 延時(shí)功耗積 是速度功耗綜合性的指標(biāo)，用符號(hào)DP表示，單位為J（焦耳）。扇入數(shù)：取決于邏輯門(mén)的輸入端的個(gè)數(shù)。6. 扇入與扇出數(shù)動(dòng)態(tài)功耗：指的是電路在輸出狀態(tài)轉(zhuǎn)換時(shí)的功耗。對(duì)于TTL門(mén)電路來(lái)說(shuō)，靜態(tài)功耗是主要的。CMOS電路有動(dòng)

6、態(tài)功耗，其靜態(tài)功耗非常低。9扇出數(shù)：是指其在正常工作情況下，所能帶同類(lèi)門(mén)電路的最大數(shù)目。 （a)帶拉電流負(fù)載:負(fù)載電流從驅(qū)動(dòng)門(mén)流向外電路當(dāng)負(fù)載門(mén)的個(gè)數(shù)增加時(shí)，總的拉電流將增加，會(huì)引起輸出高電壓的降低。但不得低于輸出高電平的下限值，這就限制了負(fù)載門(mén)的個(gè)數(shù)。 高電平扇出數(shù):IOH :驅(qū)動(dòng)門(mén)的輸出端為高電平電流IIH :負(fù)載門(mén)的輸入電流10(b)帶灌電流負(fù)載：負(fù)載電流從外電路流向驅(qū)動(dòng)門(mén)當(dāng)負(fù)載門(mén)的個(gè)數(shù)增加時(shí)，總的灌電流IOL將增加，同時(shí)也將引起輸出低電壓VOL的升高。當(dāng)輸出為低電平，并且保證不超過(guò)輸出低電平的上限值時(shí)，驅(qū)動(dòng)門(mén)所能所能驅(qū)動(dòng)同類(lèi)門(mén)的個(gè)數(shù)。IOL ：驅(qū)動(dòng)門(mén)的輸出端為低電平電流IIL ：負(fù)載門(mén)

7、輸入端電流 扇出數(shù)NO為二者中的較小值。11電路類(lèi)型電源電壓/V傳輸延遲時(shí)間/ns靜態(tài)功耗/mW功耗延遲積/mW-ns直流噪聲容限輸出邏輯擺幅/VVNL/VVNH/VTTLCT54/74510151501.22.23.5CT54LS/74LS57.52150.40.53.5HTL158530255077.513ECLCE10K系列5.2225500.1550.1250.8CE100K系列4.50.7540300.1350.1300.8CMOSVDD=5V5455103225 1032.23.45VDD=15V151215103180 1036.59.015高速CMOS5811038 1031.

8、01.55各類(lèi)數(shù)字集成電路主要性能參數(shù)的比較12場(chǎng)效應(yīng)管結(jié)型場(chǎng)效應(yīng)管絕緣柵型場(chǎng)效應(yīng)管N溝道N溝道P溝道P溝道增強(qiáng)型增強(qiáng)型耗盡型耗盡型在數(shù)字電子技術(shù)中很少應(yīng)用在數(shù)字電子技術(shù)廣泛應(yīng)用在數(shù)字電子技術(shù)很少應(yīng)用場(chǎng)效應(yīng)管（回顧）13N溝道增強(qiáng)型MOSFET增強(qiáng)型：場(chǎng)效應(yīng)管沒(méi)有加偏置電壓時(shí)，沒(méi)有導(dǎo)電溝道。即當(dāng)VGS=0時(shí)，沒(méi)有導(dǎo)電溝道。耗盡型：場(chǎng)效應(yīng)管沒(méi)有加偏置電壓時(shí)，就有導(dǎo)電溝道存在，即當(dāng)VGS=0時(shí)，存在導(dǎo)電溝道。1. 結(jié)構(gòu)剖面圖符號(hào)142. 工作原理（a）vGS=0，沒(méi)有導(dǎo)電溝道（b）vGSVT，出現(xiàn)N溝道15（c）vGSVT，vDS較小時(shí)，iD迅速增大（d）vGSVT，vDS較大出現(xiàn)夾斷時(shí)，iD趨于

9、飽和163. V-I特性曲線（a）輸出特性（b）轉(zhuǎn)移特性173.1.3 MOS開(kāi)關(guān)及其等效電路：MOS管工作在可變電阻區(qū)，輸出低電平: MOS管截止，輸出高電平當(dāng)I VT18MOS管相當(dāng)于一個(gè)由vGS控制的無(wú)觸點(diǎn)開(kāi)關(guān)。MOS管工作在可變電阻區(qū)，相當(dāng)于開(kāi)關(guān)“閉合”，輸出為低電平。MOS管截止，相當(dāng)于開(kāi)關(guān)“斷開(kāi)”輸出為高電平。當(dāng)輸入為低電平時(shí)：當(dāng)輸入為高電平時(shí)：MOS管的開(kāi)關(guān)電路波形如右圖所示。193.1.4 CMOS 反相器1.電路結(jié)構(gòu)+VDDD1S1vIvOTNTPD2S2 如右圖所示，由一只N溝道增強(qiáng)型MOS管TN和一只P溝道增強(qiáng)型MOS管TP組成，柵極連在一起作為輸入端，漏極連在一起作為輸

10、出端。兩管的開(kāi)啟電壓分別為VTN 和VTP，且 202.工作原理AL1+VDD+10VD1S1vIvOTNTPD2S20V+10VvIvGSNvSGPTNTPvO0 V 0V10V截止導(dǎo)通10 V10 V10V 0V導(dǎo)通截止0 VVTN = 2 VVTP = - 2 V邏輯圖邏輯表達(dá)式vI (A)0vO(L)1邏輯真值表1021P溝道MOS管輸出特性曲線坐標(biāo)變換輸入高電平時(shí)的工作情況輸入低電平時(shí)的工作情況作圖分析：223. 電壓傳輸特性和電流傳輸特性VTN電壓傳輸特性電流傳輸特性233.CMOS反相器的工作速度在由于電路具有互補(bǔ)對(duì)稱(chēng)的性質(zhì)，它的開(kāi)通時(shí)間與關(guān)閉時(shí)間是相等的。平均傳輸延遲時(shí)間約為：

11、10 ns。 帶電容負(fù)載 (a)電路 （b）負(fù)載電容充電24A BTN1 TP1 TN2 TP2L0 00 11 01 1截止導(dǎo)通截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通1110與非門(mén)1.CMOS 與非門(mén)vA+VDD+10VTP1TN1TP2TN2ABLvBvLAB&(a)電路結(jié)構(gòu)(b)工作原理VTN = 2 VVTP = - 2 V0V10VN輸入的與非門(mén)的電路結(jié)構(gòu)?輸入端增加有什么問(wèn)題?3.1.5 CMOS 邏輯門(mén)25或非門(mén)2.CMOS 或非門(mén)+VDD+10VTP1TN1TN2TP2ABLA B TN1 TP1 TN2 TP2L0 00 11 01 1截止導(dǎo)通截止導(dǎo)通導(dǎo)通導(dǎo)

12、通導(dǎo)通截止截止導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通1000AB10V10VVTN = 2 VVTP = - 2 VN輸入的或非門(mén)的電路結(jié)構(gòu)?輸入端增加有什么問(wèn)題?26=AB3. 異或門(mén)電路由一級(jí)或非門(mén)與一級(jí)與或非門(mén)組成274.輸入、輸出保護(hù)電路和緩沖電路采用緩沖電路能統(tǒng)一參數(shù)，使不同內(nèi)部邏輯集成邏輯門(mén)電路具有相同的輸入和輸出特性。28（1）輸入端保護(hù)電路:(1) 0 vI VD(2) vI VD + vDF 二極管導(dǎo)通電壓：vDF(3) vI - vDF 當(dāng)輸入電壓不在正常電壓范圍時(shí),二極管導(dǎo)通，限制了電容兩端電壓的增加,保護(hù)了輸入電路。D1、D2截止D1導(dǎo)通, D2截止vG = VD + vDFD2

13、導(dǎo)通, D1截止vG = - vDFRS和MOS管的柵極電容組成積分網(wǎng)絡(luò)，使輸入信號(hào)的過(guò)沖電壓延遲且衰減后到柵極。 D2 -分布式二極管(iD大)29（2）CMOS邏輯門(mén)的緩沖電路由于輸入、輸出端加了反相器作為緩沖電路，所以電路的邏輯功能也發(fā)生了變化。圖中的基本邏輯功能電路是或非門(mén)，增加了緩沖器后的邏輯功能為與非功能。301.CMOS漏極開(kāi)路門(mén)電路（1）CMOS漏極開(kāi)路門(mén)電路的提出輸出短接，在一定情況下會(huì)產(chǎn)生低阻通路，大電流有可能導(dǎo)致器件的損毀，并且無(wú)法確定輸出是高電平還是低電平。這一問(wèn)題可采用漏極開(kāi)路（OD）門(mén)來(lái)實(shí)現(xiàn)。 3.1.6 CMOS漏極開(kāi)路（OD）門(mén)和三態(tài)輸出門(mén)電路+VDDTN1TN

14、2AB+VDDCD0131（2）漏極開(kāi)路門(mén)電路的結(jié)構(gòu)與邏輯符號(hào)(c)可以實(shí)現(xiàn)線與功能。+VDDVSSTP1TN1TP2TN2ABL電路邏輯符號(hào)(b)與非邏輯不變；漏極開(kāi)路門(mén)輸出連接(a)工作時(shí)必須外接電源和電阻;32(3)上拉電阻對(duì)OD門(mén)動(dòng)態(tài)性能的影響Rp的值愈小，負(fù)載電容的充電時(shí)間常數(shù)亦愈小，因而開(kāi)關(guān)速度愈快。但功耗大,且可能使輸出電流超過(guò)允許的最大值IOL(max） 。電路帶電容負(fù)載10CLRp的值大，可保證輸出電流不能超過(guò)允許的最大值IOL(max）、功耗小。但負(fù)載電容的充電時(shí)間常數(shù)亦愈大，開(kāi)關(guān)速度因而愈慢。33最不利的情況：只有一個(gè) OD門(mén)導(dǎo)通，110為保證低電平輸出OD門(mén)的輸出電流不

15、能超過(guò)允許的最大值 IOL(max)且VO=VOL(max） ，RP不能太小。當(dāng)VO=VOL+V DDIILRP&n&m&kIIL（total)IOL（max)(4) 上拉電阻的計(jì)算34當(dāng)VO=VOH+V DDRP&n&m&111IIH（total)I0Z（total)為使得高電平不低于規(guī)定的VOH的最小值，則Rp的選擇不能過(guò)大。Rp的最大值Rp(max) ： 352.三態(tài)(TSL)輸出門(mén)電路10011截止導(dǎo)通111高阻 0 輸出L輸入A使能EN001100截止導(dǎo)通010截止截止X1邏輯功能：高電平有效的同相邏輯門(mén)01363.1.7 CMOS傳輸門(mén)(模擬開(kāi)關(guān)) 1. CMOS傳輸門(mén)電路電路邏輯

16、符號(hào)I / Oo/ IC等效電路372、CMOS傳輸門(mén)電路的工作原理 設(shè)TP:|VTP|=2V， TN:VTN=2 V，I的變化范圍為5V到+5V。 5V+5V5V到+5VGSN0, TP截止1）當(dāng)c=0， c =1時(shí)設(shè)低電平0=-5V， 高電平1=+5V38 C TP vO/vI vI/vO +5V 5V TN C +5V5VGSP= 5V (3V+5V)=2V 10VGSN=5V(5V+3V)=(102)V b、I=3V5VGSNVTN, TN導(dǎo)通a、I=5V3VTN導(dǎo)通，TP導(dǎo)通GSP |VT|, TP導(dǎo)通C、I=3V3V2）當(dāng)c=1， c =0時(shí)39傳輸門(mén)組成的數(shù)據(jù)選擇器C=0TG1導(dǎo)

17、通, TG2斷開(kāi) L=XTG2導(dǎo)通, TG1斷開(kāi) L=YC=13、傳輸門(mén)的應(yīng)用40CMOS邏輯集成器件發(fā)展使它的技術(shù)參數(shù)從總體上來(lái)說(shuō)已經(jīng)達(dá)到或者超過(guò)TTL器件的水平。CMOS器件的功耗低、扇出數(shù)大，噪聲容限大，靜態(tài)功耗小，動(dòng)態(tài)功耗隨頻率的增加而增加。參數(shù)系列傳輸延遲時(shí)間tpd/ns(CL=15pF)功耗(mW)延時(shí)功耗積(pJ)4000B751(1MHz)10574HC101.5 (1MHz)1574HCT131 (1MHz)13BiCMOS2.90.00037.50.00087223.1.8 CMOS邏輯門(mén)電路的技術(shù)參數(shù)CMOS門(mén)電路各系列的性能比較413.2 TTL邏輯門(mén)電路3.2.1 B

18、JT的開(kāi)關(guān)特性3.2.2 基本BJT反相器的動(dòng)態(tài)特性3.2.3 TTL反相器的基本電路3.2.4 TTL邏輯門(mén)電路3.2.5 集電極開(kāi)路門(mén)和三態(tài)門(mén)3.2.6 BiMOS門(mén)電路42 半導(dǎo)體BJT（回顧） 半導(dǎo)體三極管的結(jié)構(gòu)示意圖如圖所示。它有兩種類(lèi)型:NPN型和PNP型。BJT的結(jié)構(gòu)(a) NPN型管結(jié)構(gòu)示意圖(b) PNP型管結(jié)構(gòu)示意圖(c) NPN管的電路符號(hào)(d) PNP管的電路符號(hào)43(a) 小功率管 (b) 小功率管 (c) 大功率管 (d) 中功率管幾種BJT的外形：44BJT的連接方式共基極接法，基極作為公共電極，用CB表示；共發(fā)射極接法，發(fā)射極作為公共電極，用CE表示；共集電極接

19、法，集電極作為公共電極，用CC表示。45BJT的V-I 特性曲線a. 輸入特性曲線（以共射極放大電路為例） iB=f(vBE) vCE=const共射極連接(1) 當(dāng)vCE=0V時(shí)，相當(dāng)于發(fā)射結(jié)的正向伏安特性曲線。(2) 當(dāng)vCE1V時(shí)， vCB= vCE - vBE0，集電結(jié)已進(jìn)入反偏狀態(tài)，開(kāi)始收集電子，基區(qū)復(fù)合減少，同樣的vBE下 IB減小，特性曲線右移。46b. 輸出特性曲線iC=f(vCE) iB=const輸出特性曲線的三個(gè)區(qū)域:飽和區(qū)：iC明顯受vCE控制的區(qū)域，該區(qū)域內(nèi)，一般vCE0.7V (硅管)。此時(shí)，發(fā)射結(jié)正偏，集電結(jié)正偏或反偏電壓很小。截止區(qū)：iC接近零的區(qū)域，相當(dāng)iB=

20、0的曲線的下方。此時(shí)， vBE小于死區(qū)電壓。放大區(qū)：iC平行于vCE軸的區(qū)域，曲線基本平行等距。此時(shí)，發(fā)射結(jié)正偏，集電結(jié)反偏。473.2.1 BJT的開(kāi)關(guān)特性iB0，iC0，vOVCEVCC，c、e極之間近似于開(kāi)路，輸出高電平；vI=VIL=0V時(shí):iBVCC/RC，iCVCC/RC，vOVCES0.2V，c、e極之間近似于短路，輸出低電平。vI=VIH=5V時(shí):1、BJT的開(kāi)關(guān)作用:48iCICS很小，約為數(shù)百歐，相當(dāng)于開(kāi)關(guān)閉合可變 很大，約為數(shù)百千歐，相當(dāng)于開(kāi)關(guān)斷開(kāi) c、e間等效內(nèi)阻VCES 0.20.3 VVCEVCCiCRcVCEO VCC管壓降 且不隨iB增加而增加iC iBiC 0

21、集電極電流 發(fā)射結(jié)和集電結(jié)均為正偏 發(fā)射結(jié)正偏，集電結(jié)反偏 發(fā)射結(jié)零偏或反偏，集電結(jié)反偏偏置情況工作特點(diǎn) iB iB0條件飽 和放 大截 止工作狀態(tài)NPN型BJT截止、放大、飽和三種工作狀態(tài)的特點(diǎn) 0 iB 492、BJT的開(kāi)關(guān)時(shí)間從截止到導(dǎo)通：開(kāi)通時(shí)間ton(=td+tr)建立基區(qū)電荷時(shí)間從導(dǎo)通到截止：關(guān)閉時(shí)間toff(= ts+tf)存儲(chǔ)電荷消散時(shí)間BJT飽和與截止兩種狀態(tài)的相 互轉(zhuǎn)換需要一定的時(shí)間才能完成。問(wèn)題：提高BJT開(kāi)關(guān)速度的關(guān)鍵是什么？加快基區(qū)電荷存入時(shí)間和存儲(chǔ)電荷消散的時(shí)間。503.2.2基本BJT反相器的動(dòng)態(tài)性能影響開(kāi)關(guān)速度的另一個(gè)原因，若帶電容負(fù)載， CL的充、放電過(guò)程均需

22、經(jīng)歷一定的時(shí)間，必然會(huì)增加輸出電壓O波形的上升時(shí)間和下降時(shí)間，導(dǎo)致基本的BJT反相器的開(kāi)關(guān)速度不高。故需設(shè)計(jì)有較快開(kāi)關(guān)速度的實(shí)用型TTL門(mén)電路。 如右圖所示，其輸出電壓與輸入電壓相位相反，可作為基本的BJT反相器。但由于基區(qū)內(nèi)電荷的存入和消散需要一定的時(shí)間，使開(kāi)關(guān)速度受到限制。51輸出級(jí)：由T3、D、T4和Rc4構(gòu)成推拉式的輸出級(jí)。用于提高開(kāi)關(guān)速度和帶負(fù)載能力。中間級(jí)：由T2和電阻Rc2、Re2組成，從T2的集電結(jié)和發(fā)射極同時(shí)輸出兩個(gè)相位相反的信號(hào)，作為T(mén)3和T4輸出級(jí)的驅(qū)動(dòng)信號(hào)。 Rb1 4kW Rc2 1.6kW Rc4 130W T4 D T2 T1 + vI T3 + vO 負(fù)載 Re

23、2 1KW VCC(5V) 輸入級(jí) 中間級(jí)輸出級(jí) 3.2.3 TTL反相器的基本電路1. 電路組成輸入級(jí)：由T1和電阻Rb1組成。用于提高電路的開(kāi)關(guān)速度。522. TTL反相器的工作原理（邏輯關(guān)系、性能改善） （1）當(dāng)輸入為低電平（I = VIL=0.2 V）T1的發(fā)射結(jié)導(dǎo)通，其基極電壓vB1=VIL+VBE1=0.9V，該電壓作用于T1的集電結(jié)和T2 、 T3的發(fā)射結(jié)上，所以 T2 、 T3截止;由于T2截止，VCC通過(guò)RC2向T4提供基極電流，致使 T4 和D導(dǎo)通，電流流入負(fù)載。輸出為高電平：截止導(dǎo)通導(dǎo)通截止飽和低電平T4D4T3T2T1輸入高電平輸出53（2）當(dāng)輸入為高電平（I =VIH

24、= 3.6 V） T2、T3飽和導(dǎo)通。 T4和D截止。輸出為低電平：vO=vC3=VCES3=0.2VT1:倒置的放大狀態(tài)。 54輸入A輸出L0110邏輯真值表 邏輯表達(dá)式 L = A 飽和截止T4低電平截止截止飽和倒置工作高電平高電平導(dǎo)通導(dǎo)通截止飽和低電平輸出D4T3T2T1輸入55（3 ）采用輸入級(jí)以提高工作速度 當(dāng)TTL反相器I由3.6V變0.2V的瞬間 T2、T3管的狀態(tài)變化滯后于T1管，仍處于導(dǎo)通狀態(tài)。T1管Je正偏、Jc反偏， T1工作在放大狀態(tài)。T1管射極電流（1+1 ） iB1很快地從T2的基區(qū)抽走多余的存儲(chǔ)電荷,從而加速了輸出由低電平到高電平的轉(zhuǎn)換。 56（4）采用推拉式輸出

25、級(jí)以提高開(kāi)關(guān)速度和帶負(fù)載能力當(dāng)O=0.2V時(shí)：即輸出為低電平時(shí)，T4截止，T3飽和導(dǎo)通，其飽和電流全部用來(lái)驅(qū)動(dòng)負(fù)載。a)帶負(fù)載能力當(dāng)O=3.6V時(shí)： 即輸出為高電平時(shí)，T3截止，T4組成的電壓跟隨器的輸出電阻很小，輸出高電平穩(wěn)定，帶負(fù)載能力也較強(qiáng)。57O由低到高電平跳變的瞬間，CL充電，其時(shí)間常數(shù)很小使輸出波形上升沿陡直。而當(dāng)O由高變低后， CL很快放電，輸出波形的下降沿也很好。輸出端接負(fù)載電容CL時(shí)，b)輸出級(jí)對(duì)提高開(kāi)關(guān)速度的作用583. TTL反相器的傳輸特性 在AB段，vI0.4V時(shí)，T1飽和導(dǎo)通，T2和T3截止，而T4導(dǎo)通，輸出高電平vO=3.6V。當(dāng)vI增加至BC段，T2導(dǎo)通并工作在

26、放大區(qū)，vO隨著vI增加而下降。當(dāng)vI繼續(xù)增加至CD段，使T3導(dǎo)通并工作在放大區(qū)，vO迅速下降。當(dāng)vI增加至D點(diǎn)時(shí)，T2和T3飽和，T4截止，輸出低電平vO=0.2V。如圖所示，傳輸特性由4條線段AB、BC、CD和DE所組成。591. TTL與非門(mén)電路多發(fā)射極BJT T1e e bc eeb cA& BAL=B3.2.4 TTL邏輯門(mén)電路60TTL與非門(mén)電路的工作原理 任一輸入端為低電平時(shí):TTL與非門(mén)各級(jí)工作狀態(tài) IT1T2T4T3O輸入全為高電平 (3.6V)倒置使用的放大狀態(tài)飽和截止飽和低電平（0.2V）輸入有低電平 (0.2V)深飽和截止放大截止高電平（3.6V） 當(dāng)全部輸入端為高電平

27、時(shí)： 輸出低電平 輸出高電平 612. TTL或非門(mén) 若A、B中有一個(gè)為高電平:若A、B均為低電平:T2A和T2B均將截止，iB3=0，T3截止。 T4和D飽和，輸出為高電平。T2A或T2B將飽和，導(dǎo)致iB30，iB3使T3飽和，T4截止，輸出為低電平。邏輯表達(dá)式62vOHvOL輸出為低電平的邏輯門(mén)輸出級(jí)的損壞3.2.5 集電極開(kāi)路門(mén)和三態(tài)門(mén)電路1.集電極開(kāi)路門(mén)電路63a） 集電極開(kāi)路與非門(mén)電路b） 使用時(shí)的外電路連接C） 邏輯功能L = A BOC門(mén)輸出端連接實(shí)現(xiàn)線與VCC642. 三態(tài)與非門(mén)(TSL ) 當(dāng)EN= 3.6V時(shí)EN數(shù)據(jù)輸入端輸出端LAB10010111011100三態(tài)與非門(mén)真

28、值表 65當(dāng)EN= 0.2V時(shí)EN數(shù)據(jù)輸入端輸出端LAB10010111011100高阻高電平使能=高阻狀態(tài)與非邏輯 ZL ABLEN = 0_EN =1真值表邏輯符號(hào)ABEN & L EN66特點(diǎn):功耗低、速度快、驅(qū)動(dòng)力強(qiáng)3.2.6 BiCMOS門(mén)電路I為高電平:MN、M1和T2導(dǎo)通，MP、M2和T1截止，輸出O為低電平。工作原理:M1的導(dǎo)通, 迅速拉走T1的基區(qū)存儲(chǔ)電荷; M2截止, MN的輸出電流全部作為T(mén)2管的驅(qū)動(dòng)電流, M1 、 M2加快輸出狀態(tài)的轉(zhuǎn)換67I為低電平:MP、M2和T1導(dǎo)通，MN、M1和T2截止，輸出O為高電平。T2基區(qū)的存儲(chǔ)電荷通過(guò)M2而消散。 M1 、 M2加快輸出

29、狀態(tài)的轉(zhuǎn)換電路的開(kāi)關(guān)速度可得到改善。M1截止，MP的輸出電流全部作為T(mén)1的驅(qū)動(dòng)電流。683.2.7 改進(jìn)型TTL門(mén)電路抗飽和TTL電路 抗飽和TTL門(mén)電路是目前傳輸速度較高的一類(lèi)TTL電路。這種電路采用肖特基勢(shì)壘二極管SBD鉗位方法來(lái)達(dá)到抗飽和的效果。一般稱(chēng)為SBDTTL電路簡(jiǎn)稱(chēng)STTL電路。肖特基二極管是一種利用金屬鋁和硅半導(dǎo)體相接觸形成的勢(shì)壘二極管，其特點(diǎn)如下：1、它和PN結(jié)一樣，同樣具有單向?qū)щ娦浴?dǎo)通電流的方向是從鋁到硅。2、它的導(dǎo)通閾值電壓較低，約為0.40.5V,比普通硅PN結(jié)約低0.2V。3、勢(shì)壘二極管的導(dǎo)電機(jī)構(gòu)是多數(shù)載流子，因而電荷存儲(chǔ)效應(yīng)很小。69 如圖是肖特基TTL與非門(mén)的

30、典型電路。其中，除T4外，其余所有的BJT均采用SBD鉗位，以達(dá)到明顯的抗飽和效果。其次，基本電路中的所有電阻值這里幾乎都減半。當(dāng)然，電阻值的減小，必然引起門(mén)電路功耗的增加。70 STTL門(mén)電路還有以下三點(diǎn)對(duì)基本TTL電路的性能作了改進(jìn)：1）二極管D被由T4和T5所組成的復(fù)合管所代替。2）電路輸入端增加的SBDDA和DB，用來(lái)減小由門(mén)電路之間的連線而引起的雜散信號(hào)。3）基本電路中的Re2（1K）為由T6與RC6、Rb6的組合電路所代替。713.5.1 正負(fù)邏輯問(wèn)題3.5 邏輯描述中的幾個(gè)問(wèn)題3.5.2 基本邏輯門(mén)的等效符號(hào)及其應(yīng)用723.5.1 正負(fù)邏輯問(wèn)題1. 正負(fù)邏輯的規(guī)定 01 10正邏

31、輯負(fù)邏輯3.5 邏輯描述中的幾個(gè)問(wèn)題正邏輯體制:將高電平用邏輯1表示，低電平用邏輯0表示。負(fù)邏輯體制:將高電平用邏輯0表示，低電平用邏輯1表示。73 A B L 1 1 0 1 0 0 0 1 0 0 0 1 _與非門(mén)A B L 0 0 1 0 1 1 1 0 1 1 1 0 某電路輸入與輸出電平表A B L L L H L H H H L H H H L 采用正邏輯_或非門(mén)采用負(fù)邏輯與非 或非負(fù)邏輯 正邏輯2. 正負(fù)邏輯等效變換 與 或非 非743.5.2 基本邏輯門(mén)電路的等效符號(hào)及其應(yīng)用1、 基本邏輯門(mén)電路的等效符號(hào)與非門(mén)及其等效符號(hào)系統(tǒng)輸入信號(hào)中，有的是高電平有效，有的是低電平有效。低電

32、平有效，輸入端加小圓圈；高電平有效，輸入端不加小圓圈。75或非門(mén)及其等效符號(hào)76 2、邏輯門(mén)等效符號(hào)的應(yīng)用利用邏輯門(mén)等效符號(hào)，可實(shí)現(xiàn)對(duì)邏輯電路進(jìn)行變換，以簡(jiǎn)化電路，能減少實(shí)現(xiàn)電路的門(mén)的種類(lèi)。77 控制電路3、邏輯門(mén)等效符號(hào)強(qiáng)調(diào)低電平有效L=078 控制電路如RE、AL都要求高電平有效，EN低電平有效，與非門(mén)實(shí)現(xiàn)；如RE、AL都要求低電平有效，EN高電平有效，或非門(mén)實(shí)現(xiàn)；如RE、AL都要求高電平有效，EN高電平有效，與門(mén)實(shí)現(xiàn)。793.6 邏輯門(mén)電路使用中的幾個(gè)實(shí)際問(wèn)題3.6.1 各種門(mén)電路之間的接口問(wèn)題3.6.2 門(mén)電路帶負(fù)載時(shí)的接口問(wèn)題801)驅(qū)動(dòng)器件的輸出電壓必須處在負(fù)載器件所要求的輸入電壓

33、范圍，包括高、低電壓值（屬于電壓兼容性的問(wèn)題）； 在數(shù)字電路或系統(tǒng)的設(shè)計(jì)中，往往將TTL和CMOS兩種器件混合使用，以滿足工作速度或者功耗指標(biāo)的要求。由于每種器件的電壓和電流參數(shù)各不相同，因而在這兩種器件連接時(shí)，要滿足驅(qū)動(dòng)器件和負(fù)載器件以下兩個(gè)條件：2)驅(qū)動(dòng)器件必須對(duì)負(fù)載器件提供足夠大的拉電流和灌電流（屬于門(mén)電路的扇出數(shù)問(wèn)題）。3.6.1 各種門(mén)電路之間的接口問(wèn)題81vOvI驅(qū)動(dòng)門(mén) 負(fù)載門(mén)1 1 VOH(min)vO VOL(max) vI VIH(min)VIL(max) 負(fù)載器件所要求的輸入電壓VOH(min) VIH(min)VOL(max) VIL(max)82灌電流IILIOLIIL

34、拉電流IIHIOHIIH101111n個(gè)011101n個(gè)對(duì)負(fù)載器件提供足夠大的拉電流和灌電流 IOH(max) IIH(total)IOL(max) IIL(total)83驅(qū)動(dòng)電路必須能為負(fù)載電路提供足夠的驅(qū)動(dòng)電流。 驅(qū)動(dòng)電路 負(fù)載電路1、）VOH(min) VIH(min)2、）VOL(max) VIL(max)4、）IOL(max) IIL(total)驅(qū)動(dòng)電路必須能為負(fù)載電路提供合乎相應(yīng)標(biāo)準(zhǔn)的高、低電平； IOH(max) IIH(total)3、）841、 CMOS門(mén)驅(qū)動(dòng)TTL門(mén)VOH（min)=4.9V VOL(max) =0.1VTTL門(mén)（74系列）： VIH(min) = 2V

35、 VIL(max )= 0.8VIOH（max)=-0.51mAIIH（max)=20AVOH(min) VIH(min)VOL(max) VIL(max)帶拉電流負(fù)載輸出、輸入電壓帶灌電流負(fù)載?CMOS門(mén)(4000系列）：IOL（max)=0.51mAIIL（max)=-0.4mA，IOH(max) IIH(total)85例 用一個(gè)74HC00與非門(mén)電路驅(qū)動(dòng)一個(gè)74系列TTL反相器和六個(gè)74LS系列邏輯門(mén)電路。試驗(yàn)算此時(shí)的CMOS門(mén)電路是否過(guò)載？VOH（min)=3.84V， VOL(max) =0.33VIOH（max)=-4mAIOL（max)=4mA 74HC00：IIH（max)=

36、0.04mAIIL（max)=1.6mA74系列：VIH（min)=2V， VIL(max) =0.8V&111CMOS門(mén)74系列74LS系列74LS系列IIL（max)=-0.4mA，IIH（max)=0.02mA，VOH(min) VIH(min)VOL(max) VIL(max)86總的輸入電流IIL(total)=1.6mA+60.4mA=4mA灌電流情況: 拉電流情況 :74HC00: IOH(max)=4mA74系列反相器: IIH(max)=0.04mA74LS門(mén)： IIH(max)=0.02mA總的輸入電流IIH(total)=0.04mA+60.02mA=0.16mA 74H

37、C00: IOL(max)=4mA74系列反相器: IIL(max)=1.6mA74LS門(mén)： IIL(max)=0.4mA驅(qū)動(dòng)電路能為負(fù)載電路提供足夠的驅(qū)動(dòng)電流&111CMOS門(mén) 74系列74LS系列872. TTL門(mén)驅(qū)動(dòng)CMOS門(mén)(如74HC ）VOH(min)=2.7V VIH(min)為3.5VTTL（74LS ）： CMOS（74HC）：式2、3、4、都能滿足，但式1 VOH(min) VIH(min)不滿足（ IO ：TTL輸出級(jí)T3截止管的漏電流）881. 用門(mén)電路直接驅(qū)動(dòng)顯示器件3.6.2 門(mén)電路帶負(fù)載時(shí)的接口電路門(mén)電路的輸入為低電平，輸出為高電平時(shí)，LED發(fā)光當(dāng)輸入信號(hào)為高電平

38、，輸出為低電平時(shí)，LED發(fā)光 89解：LED正常發(fā)光需要幾mA的電流，并且導(dǎo)通時(shí)的壓降VF為1.6V。根據(jù)附錄A查得，當(dāng)VCC=5V時(shí)，VOL=0.33V，IOL(max)=4mA，因此ID取值不能超過(guò)4mA。限流電阻的最小值為例3.6.2 試用74HC04六個(gè)CMOS反相器中的一個(gè)作為接口電路，使門(mén)電路的輸入為高電平時(shí)，LED導(dǎo)通發(fā)光。902. 機(jī)電性負(fù)載接口用各種數(shù)字電路來(lái)控制機(jī)電性系統(tǒng)的功能,而機(jī)電系統(tǒng)所需的工作電壓和工作電流比較大。要使這些機(jī)電系統(tǒng)正常工作，必須擴(kuò)大驅(qū)動(dòng)電路的輸出電流以提高帶負(fù)載能力，而且必要時(shí)要實(shí)現(xiàn)電平轉(zhuǎn)移。如果負(fù)載所需的電流不特別大，可以將兩個(gè)反相器并聯(lián)作為驅(qū)動(dòng)電路，并聯(lián)后總的最大負(fù)載電流略小于單個(gè)門(mén)最大負(fù)載電流的兩倍。如果負(fù)載所需的電流比較大，則需要在數(shù)字電路的輸出端與負(fù)載之間接入一個(gè)功率驅(qū)動(dòng)器件。913.6.3 抗干擾措施 利用邏輯門(mén)電路作具體的設(shè)計(jì)時(shí)，還應(yīng)當(dāng)注意下列幾個(gè)實(shí)際問(wèn)題：1、多余輸入端的處理措施 集成門(mén)電路在使用時(shí)，一般不