1、關(guān)于組合邏輯電路 (3)第一張，PPT共七十一頁(yè)，創(chuàng)作于2022年6月TTL 晶體管-晶體管邏輯集成電路集成門電路集成門電路雙極型TTL (Transistor-Transistor Logic Integrated Circuit , TTL)ECLNMOSCMOSPMOSMOS型（Metal-Oxide- Semiconductor，MOS）MOS 金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管集成電路第二張，PPT共七十一頁(yè)，創(chuàng)作于2022年6月13.6.1 TTL與非門的基本原理TTL與非門的內(nèi)部結(jié)構(gòu)+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCT1:多發(fā)射極晶體管13.6 TTL集成門

2、電路NNP第三張，PPT共七十一頁(yè)，創(chuàng)作于2022年6月1. 任一輸入為低電平（0.3V）時(shí)“0”1V不足以讓T2、T5導(dǎo)通三個(gè)PN結(jié)導(dǎo)通需2.1V+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCT2、T5截止uouo=5-uR2-ube3-ube43.4V 高電平！NNP第四張，PPT共七十一頁(yè)，創(chuàng)作于2022年6月+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC“1”全導(dǎo)通電位被嵌在2.1V全反偏1V截止2. 輸入全為高電平（3.4V）時(shí)或輸入全甩空T2、T5飽和導(dǎo)通uo =0.3V輸出低電平輸入甩空，相當(dāng)于輸入“1”NNP第五張，PPT共七十一頁(yè)，創(chuàng)作

3、于2022年6月輸入、輸出的邏輯關(guān)系式：+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC第六張，PPT共七十一頁(yè)，創(chuàng)作于2022年6月與非門表示符號(hào)邏輯表示式&ABYCY= ABCY= AAY（非門，反相器）&ABYY= AB第七張，PPT共七十一頁(yè)，創(chuàng)作于2022年6月如：TTL門電路芯片（四2輸入與非門，型號(hào)74LS00 )地GNDTTL門電路芯片簡(jiǎn)介外形&1413121110 9 8 1 2 3 4 5 6 7 &管腳電源VCC（+5V）第八張，PPT共七十一頁(yè)，創(chuàng)作于2022年6月4、常用TTL邏輯門電路名稱國(guó)際常用系列型號(hào)國(guó)產(chǎn)部標(biāo)型號(hào)說(shuō)明四2輸入與非門74LS00T

4、1000四2輸入或門四2異或門四2輸入或非門四2輸入與門雙4輸入與非門雙4輸入與門六反相器8輸入與非門74LS3274LS0274LS0874LS8674LS2174LS2074LS3074LS04T186T1008T1086T1021T1002一個(gè)組件內(nèi)部有四個(gè)門，每個(gè)門有兩個(gè)輸入端一個(gè)輸出端。一個(gè)組件內(nèi)有兩個(gè)門，每個(gè)門有4個(gè)輸入端。只一個(gè)門，8個(gè)輸入端。有6個(gè)反相器。第九張，PPT共七十一頁(yè)，創(chuàng)作于2022年6月13.6.2 TTL門電路的主要技術(shù)參數(shù)1) 輸出高電平、低電平高電平: 3.4V-4V 以上低電平: 0.3V-0.4V以下2) 閾值電壓： UTH=1.4V VIVO高電平低電平1VOVIUTH=1.4V第十張，PPT共七十一頁(yè)，創(chuàng)作于2022年6月3) 扇出系數(shù): N B YA=B YAba=baBA=BA b a = b a B A = B A b3 1 0 0a3 b2 1 0 0 a2 b1 1 0 0 a1 b0 1 0 0 a0ba=baBA=BAba=baBA=BABA3