1、正版可修改PPT課件(中職）電工電子技術(shù)及應(yīng)用第十章 數(shù)字電路教學(xué)課件第十章 數(shù)字電路第一節(jié) 數(shù)字電路基礎(chǔ)知識第二節(jié) 邏輯門電路第三節(jié) 觸發(fā)器第四節(jié) 計數(shù)器第五節(jié) 譯碼及顯示電路第六節(jié) 數(shù)/模和模/數(shù)轉(zhuǎn)換第一節(jié) 數(shù)字電路基礎(chǔ)知識一、數(shù)制1.二進(jìn)制數(shù) 二進(jìn)制數(shù)是用0和1兩個數(shù)碼按照一定規(guī)律排列來表示數(shù)值大小的，其計數(shù)規(guī)律是“逢二進(jìn)一”，它是以2為基數(shù)的計數(shù)體制 與十進(jìn)制數(shù)的表示方法相似，任意一個n位二進(jìn)制數(shù)正整數(shù)可展開為下一頁第一節(jié) 數(shù)字電路基礎(chǔ)知識一、數(shù)制2.十進(jìn)數(shù) 十進(jìn)制數(shù)是用0-9十個數(shù)碼按照一定規(guī)律排列來表示數(shù)值大小的，數(shù)碼的個數(shù)為基數(shù)，十進(jìn)制數(shù)的計數(shù)規(guī)律是“逢十進(jìn)一”，故稱為十進(jìn)制 任

2、何一個n位十進(jìn)制整數(shù)都可以寫成3.八進(jìn)制數(shù) 在八進(jìn)制中，有0 -7八個數(shù)字符號，計數(shù)的基數(shù)為8，計數(shù)規(guī)律是“逢八進(jìn)一”，各位數(shù)的權(quán)是8的冪，n位八進(jìn)制正整數(shù)的表達(dá)式為下一頁上一頁第一節(jié) 數(shù)字電路基礎(chǔ)知識一、數(shù)制4.十六進(jìn)制 計數(shù)的基數(shù)為16,有十六個數(shù)字符號:0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F。計數(shù)規(guī)律是“逢十六進(jìn)一”，n位十六進(jìn)制正整數(shù)的表達(dá)式為5.二-十進(jìn)制數(shù)的轉(zhuǎn)換 二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)的方法是:“按權(quán)展開，取各位加權(quán)系數(shù)之和”下一頁上一頁第一節(jié) 數(shù)字電路基礎(chǔ)知識二、碼制 通常把表示文字、符號等信息的二進(jìn)制數(shù)碼稱為代碼 建立這種代

3、碼與文字，符號或其他特定對象之間一對應(yīng)關(guān)系的過程，稱為編碼。 由于在數(shù)字電路中經(jīng)常用到二進(jìn)制數(shù)碼，而人們更習(xí)慣于使用十進(jìn)制數(shù)碼，所以，常用四位二進(jìn)制數(shù)碼來表示一位十進(jìn)制數(shù)碼，稱為二-十進(jìn)制編碼( Binary Coded Decimals System，簡稱BCD碼)，表10-1所示是8421BCD碼。上一頁返 回第二節(jié) 邏輯門電路一、與門電路 與邏輯關(guān)系是指當(dāng)幾個條件同時滿足時其結(jié)果才成立。 與邏輯關(guān)系可用邏輯表達(dá)式表示 Y=AB稱為邏輯與(邏輯乘)。但應(yīng)注意這和普通代數(shù)中數(shù)的乘法運(yùn)算完全是兩回事，邏輯與運(yùn)算只有有限的兒種情況，即 00=0 01=0 10=0 11=1與邏輯門電路可以用如圖

4、10-4所示的符號表示下一頁第二節(jié) 邏輯門電路二、或門電路 或邏輯關(guān)系是指在幾個條件中，只要其中一個得到滿足結(jié)果就成立。 或邏輯用邏輯表達(dá)式表示如下 Y=A+B 邏輯或運(yùn)算有以下幾種情況 0+0=0 0+1=1 1+0=1 1+1=1 或邏輯門電路的邏輯符號圖見圖10-7 下一頁上一頁第二節(jié) 邏輯門電路三、非門電路非邏輯關(guān)系是指結(jié)果與條件相反，也稱邏輯反非邏輯關(guān)系的邏輯表達(dá)式為它的運(yùn)算只有兩種情況非門邏輯符號見圖10-10下一頁上一頁第二節(jié) 邏輯門電路四、復(fù)合門電路 最常見的這類復(fù)合邏輯有與非、或非、與或非、異或、同或等。與非門電路是與門和非門的組合，其邏輯表達(dá)式為與非門邏輯狀態(tài)表見表10-5

5、，邏輯符號圖見圖10-11或非門電路是或門和非門的組合，其邏輯表達(dá)式為或非門邏輯狀態(tài)表見表10-6，邏輯符號圖見圖10-12下一頁上一頁第二節(jié) 邏輯門電路四、復(fù)合門電路與或非門電路由與門、或門、非門組成，其邏輯表達(dá)式與或非門邏輯狀態(tài)表見表10 -7，邏輯符號圖見圖10-13 異或門電路的特點(diǎn)是兩個輸入端信號不同時輸出為1;輸入信號相同時輸出為0。它的邏輯表達(dá)式為異或門的邏輯狀態(tài)表見表10 -8，邏輯符號圖見圖10-14上一頁返 回第三節(jié) 觸發(fā)器一、JK觸發(fā)器 JK觸發(fā)器的結(jié)構(gòu)有多種，無論是何種結(jié)構(gòu)，其共同的特征是消除了輸入信號之間的約束關(guān)系，從而極大地提高了使用的靈活性。JK觸發(fā)器是一種功能最

6、齊全的觸發(fā)器，它的應(yīng)用很廣，其圖形符號見圖10-16。 表10 -9是JK觸發(fā)器的邏輯狀態(tài)表。JK觸發(fā)器的功能還可用方程表示如下下一頁第三節(jié) 觸發(fā)器二、D觸發(fā)器 D觸發(fā)器的符號見圖10-18，它只有一個同步輸入端D。圖形符號中CP端不標(biāo)注小圓圈，表明觸發(fā)器在時鐘脈沖上升沿觸發(fā)。觸發(fā)器的輸出決定于時鐘脈沖到來之前時D的狀態(tài)，其邏輯狀態(tài)表見表10-10，或用方程表示如下下一頁上一頁第三節(jié) 觸發(fā)器三、基本RS觸發(fā)器 基本RS觸發(fā)器由兩個集成與非門或者或非門各自的輸入、輸出端相互交叉耦合而成。圖10 -19(a)是由與非門構(gòu)成的基本RS觸發(fā)器。圖10 -19(b)是它的符號 表10-11和圖10-20

7、給出了基本RS觸發(fā)器輸入、輸出端的邏輯關(guān)系及工作波形下一頁上一頁第三節(jié) 觸發(fā)器四、同步RS觸發(fā)器 在基本RS觸發(fā)器的基礎(chǔ)上，再增加兩個與非門C和D(稱為控制門)，就構(gòu)成廠同步RS觸發(fā)器，見圖10-21(a) (1)當(dāng)異步輸入端 有效時( 或 時)，觸發(fā)器不受CP的控制直接“置1”或“置0. (2)當(dāng)異步輸入端 無效( )時，CP控制觸發(fā)器的動作 表10-12列出廠同步RS觸發(fā)器各輸入端信號與觸發(fā)器輸出之間的關(guān)系，圖10-22示出了同步RS觸發(fā)器的工作波形上一頁返 回第四節(jié) 計數(shù)器一、二進(jìn)制計數(shù)器 圖10-23是用JK觸發(fā)器組成的四位異步二進(jìn)制計數(shù)器，各觸發(fā)器的J=K=1，觸發(fā)器處于計數(shù)狀態(tài)。

8、首先，利用四個觸發(fā)器的 端，同時輸入一個負(fù)脈沖，使其全部置0，稱為清零 當(dāng)?shù)谝粋€計數(shù)脈沖到來時，其下降沿觸發(fā)F1翻轉(zhuǎn)，Q1由01，計數(shù)器的狀態(tài)為Q4Q3Q2Q1=0001，相當(dāng)于十進(jìn)制數(shù)的1 當(dāng)?shù)诙€計數(shù)脈沖到來時，其下降沿觸發(fā)F1翻轉(zhuǎn)，Q1由10,計數(shù)器的狀態(tài)為Q4Q3Q2Q1=0010，相當(dāng)于十進(jìn)制數(shù)的2 依此類推，隨著計數(shù)脈沖逐一輸入F1，后面的觸發(fā)器將依次翻轉(zhuǎn)，前一位觸發(fā)器翻轉(zhuǎn)兩次即形成一個完整的進(jìn)位脈沖，使后一位翻轉(zhuǎn)一次。計數(shù)器中的狀態(tài)隨計數(shù)器脈沖的不斷輸入按遞增規(guī)律計數(shù)，故該觸發(fā)器又稱為加法計數(shù)器，其工作狀態(tài)及波形圖見圖10-24 下一頁第四節(jié) 計數(shù)器二、十進(jìn)制計數(shù)器 二進(jìn)制計數(shù)器

9、結(jié)構(gòu)簡單，但讀數(shù)不習(xí)慣，所以在有些場合采用十進(jìn)制計數(shù)器較為方便前面已經(jīng)講過最常用的8421編碼方式，是取四位二進(jìn)制數(shù)的前十種組合“0000-1001”來表示十進(jìn)制數(shù)的。09十個數(shù)碼的，這樣便可用四位二進(jìn)制計數(shù)器從0計到9(從0000到1001)之后，越過其后6種狀態(tài)，直接恢復(fù)到0(即0000)，并向上發(fā)出進(jìn)位脈沖，構(gòu)成一個十進(jìn)制計數(shù)器。 依據(jù)上述思想組成的十進(jìn)制計數(shù)器如圖10 -25所示。 從圖中可見，計數(shù)器輸出端Q4和Q2接到一個與非門的輸入端，這個與非門稱為反饋與非門，它的輸出端接到所有觸發(fā)器的置0端 ，即 上一頁返 回第五節(jié) 譯碼及顯示電路一、常用顯示器件1.液晶顯示器(LCD) 液晶是

10、一種既有液體流動性又有晶體光學(xué)特性的有機(jī)化合物。液晶顯示器的結(jié)構(gòu)見圖10-282.半導(dǎo)體數(shù)碼管(LED ) 用七個條形發(fā)光二極管，組成七段筆畫數(shù)碼字形就構(gòu)成了半導(dǎo)體數(shù)碼管，如圖10-29(a)所示。 LED中的一七個發(fā)光二極管有共陽極和共陰極兩種接法，如圖10-29 (b)所示。因此相應(yīng)地需要低電平和高電平分別去馭動。下一頁第五節(jié) 譯碼及顯示電路二、譯碼及顯示電路 圖10-30是一位十進(jìn)制計數(shù)器的譯碼、顯示電路框圖 把譯碼器輸入與輸出信號的關(guān)系列表進(jìn)行比較，見表10-14上一頁返 回第六節(jié) 數(shù)/模和模/數(shù)轉(zhuǎn)換一、A/D轉(zhuǎn)換器 A/D轉(zhuǎn)換器是用以將模擬信號轉(zhuǎn)換成數(shù)字信號的電路。 輸入的模擬信號是

11、連續(xù)變化的電壓或電流，通過A/D轉(zhuǎn)換后，輸出的數(shù)字代碼信號是在時間上不連續(xù)的信號，因此，在進(jìn)行A/D轉(zhuǎn)換時，需要在一個采樣時鐘信號控制下，按一定的時間間隔抽取模擬信號，稱為采樣。為了正確無誤(不失真)地用采樣信號來反映輸入模擬信號的變化，必須滿足采樣頻率fs(采樣周期Ts的倒數(shù))大于或等于輸入模擬信號最高頻率分量的頻率fimax的2倍，即 這就是采樣定理，它規(guī)定廠A/D轉(zhuǎn)換頻率的下限。下一頁第六節(jié) 數(shù)/模和模/數(shù)轉(zhuǎn)換一、A/D轉(zhuǎn)換器 ADC0809是8位8路CMOS集成A/D轉(zhuǎn)換電路，共有28個端子，其引線排列如圖10-31所示。 ADC0809雖然可以輸入8路模擬信號，但某一時刻只能對其中一

12、路模擬輸入進(jìn)行轉(zhuǎn)換，當(dāng)ALE為低電平時，由ADD2 , ADD1, ADD0經(jīng)過譯碼選擇其中一路進(jìn)行轉(zhuǎn)換，選通關(guān)系見表10-15下一頁上一頁第六節(jié) 數(shù)/模和模/數(shù)轉(zhuǎn)換二、D/A轉(zhuǎn)換器 D/A轉(zhuǎn)換器接收數(shù)字信號，輸出一個與輸入數(shù)字量成正比的模擬電壓或電流。D/A轉(zhuǎn)換輸入數(shù)字量一般為n位二進(jìn)制代碼，并且需要一個參考電源UREF 表10-16是輸入數(shù)字量與輸出模擬電壓之間的對應(yīng)關(guān)系 n位D/A轉(zhuǎn)換器輸出電壓為 圖10-32是將DAC0832接為直通形式上一頁返 回表10-1 8421BCD碼編碼表返 回圖10-4 與門電路符號返 回圖10-7 或門電路符號返 回圖10-10 非門電路符號返 回表10

13、-5 與非門邏輯狀態(tài)返 回圖10-11 與非門電路符號返 回表10-6 或非門邏輯狀態(tài)返 回圖10-12 或非門電路符號返 回表10-7 與或非門邏輯狀態(tài)返 回圖10-13 與或非門電路符號返 回表10-8 異或門邏輯狀態(tài)返 回圖10-14 異或門電路符號返 回圖10-16 JK觸發(fā)器的符號返 回表10-9 JK觸發(fā)器的邏輯狀態(tài)返 回圖10-18 D觸發(fā)器的符號返 回表10-10 D觸發(fā)器的邏輯狀態(tài)返 回圖10-19 基本RS觸發(fā)器返 回表10-11 基本RS觸發(fā)器邏輯狀態(tài)返 回圖10-20 基本RS觸發(fā)器的工作波形返 回圖10-21 同步RS觸發(fā)器返 回表10-12 RS觸發(fā)器輸入與輸出信號間關(guān)系返 回圖10-22 同步RS觸發(fā)器的工作波形返 回圖10-23 四位異步二進(jìn)制計數(shù)器返 回圖10-24 四位二進(jìn)制計數(shù)器