蘭州交通大學(xué)博文學(xué)院蘭州交通大學(xué)博文學(xué)院畢業(yè)論文題目：數(shù)字信號發(fā)生器DigitalSignalGenerator系別：電信工程系專業(yè)：電子信息工程班級：08電子信息工程班學(xué)生姓名：孟萍學(xué)號：20080221指導(dǎo)教師：孫春霞摘要直接數(shù)字合成是一種新的頻率合成方法，是頻率合成技術(shù)的一次革命，隨著數(shù)字頻率集成電路和微電子技術(shù)的發(fā)展，直接數(shù)字頻率合成技術(shù)日益顯露出它的優(yōu)越性。本文利用直接數(shù)字頻率合成器（DDS）與CPLD技術(shù)和單片機(jī)控制技術(shù)，研制和設(shè)計高分辨率、高穩(wěn)定度的數(shù)字信號發(fā)生器。本文主要討論基于DDS芯片AD9834的波形發(fā)生器，首先介紹了常用的幾種波形發(fā)生器的方案并進(jìn)行了比較，重點論述了基于DDS芯片AD9834的波形發(fā)生器方案，包括其原理圖、功能模塊圖、硬件電路圖、軟件流程圖，并針對設(shè)計過程中出現(xiàn)的問題提出了解決方案。提出并應(yīng)用了一種CPLD與單片機(jī)的通信方法，實現(xiàn)了高精度和寬頻率的信號產(chǎn)生。在系統(tǒng)總體方案設(shè)計中，將DDS信號發(fā)生器分成6個模塊：鍵盤模塊、單片機(jī)模塊、CPLD模塊、DDS模塊、模擬信號調(diào)理模塊和電源模塊，按模塊進(jìn)行軟硬件設(shè)計。系統(tǒng)的硬件設(shè)計完成系統(tǒng)的硬件總體設(shè)計，對具體實現(xiàn)電路進(jìn)行詳細(xì)的分析和設(shè)計。在系統(tǒng)軟件設(shè)計中，對系統(tǒng)軟件的主要功能按模塊進(jìn)行了介紹。最后根據(jù)本信號發(fā)生器的主要功能進(jìn)行了系統(tǒng)功能測試，并根據(jù)具體測試波形和測試數(shù)據(jù)對結(jié)果進(jìn)行了分析。實驗和實測結(jié)果表明所設(shè)計系統(tǒng)結(jié)構(gòu)簡明，使用方便、交互性好，性能穩(wěn)定可靠，具有較高的應(yīng)用價值。關(guān)鍵詞：信號發(fā)生器；DDS；單片機(jī)；CPLD；設(shè)計AbstractTheDirectDigitalFrequencySynthesis(DDFS)isakindofnewfrequencysynthesismethodandalsoarevolutioninthefrequencysynthesistechniques.Withthedevelopmentofdigitalintegratedcircuitsandmicroelectronictechniques,DDSexhibitsitsadvantagesdaybyday.ThispaperintroducesahighresolutionandhighstabilitysignalgeneratordesignbasedonCPLD,MCUcontroltechnologyanddirectdigitalsynthesis(DDS).ThispaperdescribesseveralaspectsofsignalgeneratorsbasedonAD9834DDSchip.Firstly,thepaperintroducesmanykindsofsignalgeneratorsthatusuallyused,andthenmakessomecomparison.AndthepaperdescribestheprojectofthesignalgeneratorbasedonAD9834DDSchipindetail.Itcontains:basictheory,architecture,functionmodulediagram,hardwareschematicdiagramandthesolutionofproblemswhichoccurredinsystemdebugisalsooffered.MethodofCPLD’scommunicationwithMCUisutilizedinthedesigntogeneratehighaccuracyandwidefrequencyrangesignal.Intheoverallsystemdesign,theDDSsignalgeneratorswouldbeclassifiedinto6units:keyboardunit,singlechipunit,CPLDunit,DDSunit,analogsignalmodulatorunit,andpowerunit,wherebothsoftwareandhardwaredesignareaccomplishedaccordingtoeachunit.Inthedesignofsystemhardware,specificanalysisanddesignforhowtorealizetheelectriccircuitshadbeencarriedout.Inthedesignofsystemsoftware,theirmainfunctionswereintroducedaccordingtounits.Finally,onthebasisofthemainfunctionsofthissignalgenerator,thesystemfunctionshadbeentested,andbasingonthespecifictestingwaveformandtestingdatatheresulthadbeenanalyzed.Boththeexperimentandexperimentalresultindicatedthatthedesignedsystemisasystemsimple-structured,user-friendly,multi-compatible,verystableandreliabledesignpresentingagreatvalueforpracticalapplications.Keywords:signalgenerator;DDS;MCU;CPLD;design目錄摘要 I目錄 I前言 I第一章緒論 11.1項目設(shè)計背景 11.2DDS信號發(fā)生器方案比較 31.3頻率合成技術(shù)概述 41.4DDS原理分析………81.5本文主要研究內(nèi)容………………12第二章系統(tǒng)設(shè)計 142.1DDS信號發(fā)生器的指標(biāo)要求 142.2系統(tǒng)框圖及模塊功能 142.3主要器件選擇 18第三章信號發(fā)生器硬件電路設(shè)計 243.1單片機(jī)模塊設(shè)計 243.2人機(jī)交互電路設(shè)計 27DDS模塊設(shè)計………29可編程邏輯器件模塊設(shè)計………..313.5模擬調(diào)理電路設(shè)計……………….323.6電源模塊設(shè)計………………….443.7印刷電路板設(shè)計……………….48第四章信號發(fā)生器軟件設(shè)計 504.1系統(tǒng)編程語言和開發(fā)工具 50軟件系統(tǒng)設(shè)計 524.3主監(jiān)控程序模塊設(shè)計…………..544.4DDS程序控制模塊設(shè)計………..554.5鍵盤掃描模塊設(shè)計……………..564.6電壓采樣顯示模塊設(shè)計………..574.7CPLD模塊設(shè)計…………………..584.8測頻模塊設(shè)計…………………..61第五章信號發(fā)生器參數(shù)測試 71幅度顯示參數(shù)測試 71外測頻參數(shù)測試 725.3頻率顯示參數(shù)測試………………735.4信號發(fā)生器的典型波形………..74結(jié)束語 75致謝 77參考文獻(xiàn) 78前言隨著現(xiàn)代電子、計算機(jī)和信號處理等技術(shù)的發(fā)展，極大促進(jìn)了數(shù)字化技術(shù)在電子測量儀器中的應(yīng)用，使原有的模擬信號處理逐步被數(shù)字信號處理所代替，從而擴(kuò)充了儀器信號的處理能力，提高了信號測量的準(zhǔn)確度、精度和變換速度，克服了模擬信號處理的諸多缺點，數(shù)字信號發(fā)生器隨之發(fā)展起來。工業(yè)設(shè)備常用頻率信號作為采量集，如使用光電編碼器采集數(shù)據(jù)，當(dāng)調(diào)試使用頻率信號的設(shè)備時，由于機(jī)械等部份還未動作，無法采集信號，因此需要使用信號發(fā)生器。對于在工業(yè)現(xiàn)場使用的設(shè)備，其要求與實驗室設(shè)備并不相同，如果直接使用實驗室中所用的標(biāo)準(zhǔn)信號發(fā)生器，往往會覺得其體積過大、價格太高、使用較麻煩等。工業(yè)現(xiàn)場使用的設(shè)備，其絕對精度要求并不高，關(guān)鍵要穩(wěn)定可靠，便于攜帶和使用。數(shù)字信號發(fā)生器是一種數(shù)據(jù)信號發(fā)生器，在調(diào)試硬件時，需要一些信號以觀察電路是否正常。單片機(jī)是實現(xiàn)各種控制策略和算法的載體。該數(shù)字信號發(fā)生器運用單片機(jī)技術(shù)，通過巧妙的軟件設(shè)計和簡易的硬件電路，產(chǎn)生數(shù)字式的正弦波、方波、三角波等幅值可調(diào)的信號。信號頻率，可通過鍵盤輸入，并顯示。產(chǎn)生的數(shù)字信號具有干擾小，輸出穩(wěn)定，可靠性高，特別是操作簡單方便，人機(jī)界面友好，成本低等優(yōu)點。數(shù)字信號發(fā)生器除具有廣泛的特性和優(yōu)良的模擬性能之外，還提供多種數(shù)字調(diào)制功能，以及空前的電平精度。第一章緒論數(shù)字信號發(fā)生器廣泛應(yīng)用于電子電路、自動控制和科學(xué)試驗等領(lǐng)域。信號發(fā)生器和示波器、電壓表、頻率計等儀器一樣，是最普通、最基本的，也是應(yīng)用最廣泛的電子儀器之一，幾乎所有需要進(jìn)行電參量的測量都需要用到信號發(fā)生器作為輸入信號使用。1.1項目設(shè)計背景信號發(fā)生器按輸出波形可分為正弦波信號發(fā)生器、脈沖信號發(fā)生器、函數(shù)信號發(fā)生器和任意波形發(fā)生器等。按其產(chǎn)生頻率的方法又可分為調(diào)諧信號發(fā)生器、鎖相信號發(fā)生器和合成信號發(fā)生器1．調(diào)諧信號發(fā)生器是由調(diào)諧振蕩器構(gòu)成，傳統(tǒng)調(diào)諧信號發(fā)生器都是由調(diào)諧振蕩器和統(tǒng)調(diào)的調(diào)幅放大器(輸出放大器)加上一些指示電路構(gòu)成。這種信號發(fā)生器結(jié)構(gòu)復(fù)雜、頻率范圍窄，而且可靠性、穩(wěn)定性較差，波形失真比較大。隨著集成電路的迅速發(fā)展，高性能的集成電路越來越多，這類信號發(fā)生器的性能有所改善。一般這種信號發(fā)生器只能手動來轉(zhuǎn)換量程，不僅體積大，而且可靠性和準(zhǔn)確度很難進(jìn)一步提高，頻率準(zhǔn)確度一般在0．5％以下?，F(xiàn)代電子測量對信號發(fā)生器的頻率準(zhǔn)確度和穩(wěn)定度要求越來越高，要求在較寬的頻率范圍內(nèi)獲得高穩(wěn)定度和準(zhǔn)確度的輸出信號。因此調(diào)諧信號發(fā)生器己經(jīng)越來越不能滿足現(xiàn)代電子測量的需要。另外，這類信號發(fā)生器只能產(chǎn)生規(guī)則波形，如方波、三角波、TTL信號和正弦波。進(jìn)行科學(xué)試驗則對信號發(fā)生器的輸出波形提出了各種各樣的要求，采用純模擬的方法很難滿足實驗的要求。2．鎖相信號發(fā)生器是由調(diào)諧振蕩器通過鎖相的方法獲得輸出信號的信號源。這類信號發(fā)生器頻率的精度和穩(wěn)定度很高，但要實現(xiàn)快速和數(shù)控比較困難，同時輸出信號的頻率分辨率較差。實現(xiàn)高分辨率的信號發(fā)生器，采用鎖相環(huán)來實現(xiàn)有一定的難度，尤其是覆蓋低頻和高頻的信號發(fā)生器采用鎖相實現(xiàn)比較困難。3．合成信號發(fā)生器是采用頻率合成方法構(gòu)成的信號發(fā)生器。合成信號發(fā)生器中使用一個晶體參考頻率源，所需的各種頻率都由它經(jīng)過分頻、混頻和倍頻后得到的，因而合成器輸出頻率的穩(wěn)定性和精度與參考源一樣，現(xiàn)在絕大多數(shù)頻率合成技術(shù)都使用這種合成方法。這類信號發(fā)生器具有頻率穩(wěn)定度高、分辨率高、輸出信號頻率范圍寬、頻率易于實現(xiàn)程序控制、可以實現(xiàn)多種波形輸出及頻率顯示方便等優(yōu)點。近10年間，隨著微電子技術(shù)的迅速發(fā)展，直接數(shù)字頻率合成器(DirectDigitalFrequencySynthesis簡稱DDS或DDFS)得到了飛速的發(fā)展，它有其它頻率合成方法的優(yōu)越性能和特點，成為現(xiàn)代頻率合成技術(shù)中的佼佼者。具體體現(xiàn)在頻率范圍寬、頻率轉(zhuǎn)換時間短、頻率分辨率高、輸出相位連續(xù)、可產(chǎn)生寬帶正交信號及其他多種調(diào)制信號、可編程和全數(shù)字化、控制靈活方便等方面，并具有極高的性價比。傳統(tǒng)的模擬信號發(fā)生器存在可靠性差、體積大、不能實現(xiàn)數(shù)控等缺點。DDS信號發(fā)生器與模擬信號發(fā)生器相比，具有很大的優(yōu)勢。DDS是數(shù)字化高密度集成電路產(chǎn)品，芯片體積小、功耗低，成為現(xiàn)代信號發(fā)生器的主流產(chǎn)品，是信號發(fā)生器的換代產(chǎn)品。目前市場上很多DDS信號發(fā)生器成本較高，輸出頻率在100Hz以上的較多，可靠性不高。本項目研制的信號發(fā)生器主要是針對高校非通信類實驗中使用的信號發(fā)生器。1.2DDS信號發(fā)生器方案比較DDS的應(yīng)用使信號發(fā)生器發(fā)生了革命性的變化，它的應(yīng)用變得越來越廣泛，具有重大的理論和實用意義。目前完成對DDS芯片的控制和設(shè)置有三種方案：1.MCU方案這種方案采用單片機(jī)為核心控制模塊，通過單片機(jī)的SPI總線與DDS芯片進(jìn)行接口通信，單片機(jī)應(yīng)用系統(tǒng)可以擴(kuò)展外部的RAM和ROM，以存放數(shù)據(jù)和程序。另外，單片機(jī)應(yīng)用系統(tǒng)還可以擴(kuò)展鍵盤和LED顯示等人機(jī)接口部分，因此可以通過鍵盤直接對DDS芯片進(jìn)行設(shè)置。利用單片機(jī)控制DDS芯片產(chǎn)生所需的各種波形，電路簡單，成本較低，但單片機(jī)的I／O口少，難以實現(xiàn)同時對信號發(fā)生器的鍵盤、LED燈和數(shù)碼管的控制。2.CPLD方案這種方案是利用CPLD的高速度和可編程特性，通過CPLD直接對DDS芯片進(jìn)行控制。該方案需要控制高速DDS芯片時具有明顯的優(yōu)勢，但靈活性卻受到限制，產(chǎn)生信號形式單一，改變信號輸出波形需要重新更改CPLD，因此只能在特定應(yīng)用中采用這種方案。3.DSP方案這種方案就是采用以DSP為核心的控制模塊，其余同MCU方案相同。由于DSP速度快，因此不會存在MCU方案中的缺點。但采用這種方案會帶來成本和設(shè)計的復(fù)雜性明顯增加。綜合上述幾種方案的優(yōu)缺點，提出了一種改進(jìn)方案：MCU+CPLD方案，即采用單片機(jī)作控制器，通過CPLD完成對DDS模塊的控制。采用這種方案主要基于以下幾點考慮：首先考慮到MCU的經(jīng)濟(jì)、簡單、靈活等優(yōu)點，選擇以單片機(jī)MCS一51為核心的方案來實現(xiàn)控制模塊。本系統(tǒng)設(shè)計采用CYGNAL公司的C8051F206作為控制模塊的微處理器，C8051F206內(nèi)部含有1024字節(jié)的RAM、8K的FLASHROM，所以不需要擴(kuò)展其它的存儲器，就可以滿足設(shè)計要求；其次考慮到CPLD的高速度和I／O口多的特點，這樣可以彌補單片機(jī)速度慢和I／O口少的缺點。傳統(tǒng)的數(shù)字系統(tǒng)由固定功能標(biāo)準(zhǔn)集成電路74／54、4000、4500系列和一些功能固定的集成電路構(gòu)成，設(shè)計無靈活性，芯片種類多，數(shù)目大。本信號發(fā)生器的數(shù)字電路部分采用現(xiàn)代電子系統(tǒng)設(shè)計方案，采用僅由三種標(biāo)準(zhǔn)模塊：微處理器、存貯器和PLD構(gòu)成，即CPU+RAM+PLD模式，PLD的設(shè)計是其核心。本文研制的信號發(fā)生器對接口芯片有特殊的要求，目前市場上已有的專用芯片很難滿足要求。采用全定制IC具有速度高、功耗低、保密性好等優(yōu)點，缺點是由于用量小，成本太高，研制風(fēng)險大。采用半定制IC芯片CPLD作為單片機(jī)的接口，通過設(shè)計者對IC進(jìn)行布線設(shè)計以完成最終設(shè)計。采用半定制IC優(yōu)點及功能由用戶自己設(shè)計，產(chǎn)品設(shè)計周期短，費用低，適用于小批量生產(chǎn)，研制風(fēng)險小。本方案中，采用半定制芯片EPM3128作為單片機(jī)與面板和DDS之間的接口芯片，根據(jù)功能需要自定義接口芯片的功能。同時利用可編程器件對外加信號進(jìn)行分頻，實現(xiàn)等精度外測頻功能。利用CPLD的可編程性，拓寬了信號發(fā)生器設(shè)計的應(yīng)用范圍，提高設(shè)計的靈活性，為信號發(fā)生器的功能擴(kuò)展提供了方便。1.3頻率合成技術(shù)概述常用的頻率合成技術(shù)(FS，F(xiàn)requencySynthesis)有模擬鎖相環(huán)、數(shù)字鎖相環(huán)、小數(shù)分頻鎖相環(huán)(fractional-NPLLSynthesis)等，直接數(shù)字合成(DirectDigitalSynthesis-DDS)是近年來新的FS技術(shù)。1.頻率合成技術(shù)的發(fā)展現(xiàn)狀由于直接數(shù)字頻率合成器采用全數(shù)字方式實現(xiàn)頻率合成，它直接對參考正弦時鐘進(jìn)行抽樣和數(shù)字化，然后通過數(shù)字計算技術(shù)進(jìn)行頻率合成。因此，它具有其它頻率合成方法無法比擬的優(yōu)點，如頻率轉(zhuǎn)換速度快、頻率分辨率高、輸出相位連續(xù)、可編程、全數(shù)字化易于集成、體積小、功耗低等。直接數(shù)字頻率合成器在現(xiàn)代電子器件、通信技術(shù)、醫(yī)學(xué)成像、無線、PCS／PCN系統(tǒng)、雷達(dá)、衛(wèi)星通信等眾多領(lǐng)域得到了廣泛應(yīng)用.。頻率合成技術(shù)主要用于實現(xiàn)各種信號發(fā)生器，由于實際使用中需要的信號頻率、信號精度各異，半導(dǎo)體廠商根據(jù)不同的應(yīng)用場合，推出了一系列DDS產(chǎn)品。Qualcomm公司推出了Q2220、Q2230、Q2334、Q2240、Q2368，美國AD公司也相繼推出了他們的DDS系列：AD9850、AD985l、可以實現(xiàn)線性調(diào)頻的AD9852、兩路正交輸出的AD9854以及以DDS為核心的QPSK調(diào)制器AD9853、數(shù)字上變頻器AD9856和AD9857。AD公司的DDS系列產(chǎn)品以其較高的性價比，取得了極為廣泛的應(yīng)用。AD公司的常用DDS芯片選用列表見表1-1。AD9834特性：(1)高度集成化，無需或僅需極少的外接元件支持；(2)兼容3線的SPI串行輸入口，帶雙緩沖，能方便地配合單片機(jī)和可編程器件的使用；(3)增益誤差和總諧波失真很低。2．DDS特點DDS采用頻率合成方法的全數(shù)字結(jié)構(gòu)，因而具備很多傳統(tǒng)信號發(fā)生器所沒有的特點，DDS頻率合成技術(shù)的特點主要表現(xiàn)為下面幾點：(1)具有極高的頻率分辨率這是DDS最主要的優(yōu)點之一，DDS的頻率分辨率決定于相位累加器的位數(shù)和參考時鐘頻率，只要相位累加器的位數(shù)足夠長，DDS的頻率分辨率可以達(dá)到足夠高。(2)DDS具有任意波形輸出能力DDS中相位累加器輸出所尋址的波形數(shù)據(jù)并非一定是正弦信號的，只要該波形所包含的高頻分量小于取樣頻率的一半，那么這個波形就可以由DDS產(chǎn)生，而且由于DDS為模塊化的結(jié)構(gòu)，輸出波形僅由波形存儲器中的數(shù)據(jù)來決定，因此，只需要改變存儲器中的數(shù)據(jù)，就可以利用DDS產(chǎn)生正弦波、方波、三角波、鋸齒波等任意波形。(3)輸出頻率的相對帶寬很寬DDS輸出頻率為時鐘頻率clk的1／3，實際工程中，可實現(xiàn)的DDS輸出頻率的上限一般為clk。(4)DDS具有極短的頻率轉(zhuǎn)換時間DDS是一個開環(huán)系統(tǒng)，沒有反饋環(huán)節(jié)。這樣的結(jié)構(gòu)決定了DDS的頻率轉(zhuǎn)換時間是由頻率控制字的傳輸時間、內(nèi)部數(shù)字電路的延遲時間、DAC的延遲時間以及外部低通濾波器的頻率響應(yīng)時間之和決定的。高速DDS系統(tǒng)的頻率轉(zhuǎn)換時間極其短，一般可達(dá)到ns量級。(5)DDS具有在頻率變化時相位連續(xù)的特點改變DDS輸出頻率，實質(zhì)就是改變相位增長率。而相位函數(shù)的曲線是連續(xù)的，只是在改變頻率的瞬間其頻率發(fā)生了突變，因而保持了信號相位的連續(xù)性，避免了相位信息的丟失。(6)DDS輸出波形靈活由于DDS采用全數(shù)字結(jié)構(gòu)，本身又是一個相位控制系統(tǒng)，因此在DDS設(shè)計中能方便地實現(xiàn)數(shù)字調(diào)頻、調(diào)相以及調(diào)幅的功能，以產(chǎn)生ASK、FSK、PSK、MSK等多種信號。(7)輸出正交信號有些場合需要同時輸出兩個正交的信號。由于DDS芯片采用正電源供電，輸出信號中含有直流，采用減法器就很方便地去掉了直流成分。(8)設(shè)計方便整片DDS包括了信號D／A變換器，在系統(tǒng)設(shè)計時易于實現(xiàn)，而且現(xiàn)在的DDS不再需要專門的高頻設(shè)計，簡單的數(shù)字控制減少了硬件的復(fù)雜性。(9)功耗小整片DDS的功耗比早期離散型DDS要小。3．DDS局限性1)輸出頻帶范圍有限由于DDS內(nèi)部DAC和波形存儲器(ROM)的工作速度限制，使得DDS輸出的最高頻率有限。目前市場上采用CMOS、TYL、ECL工藝制作的DDS芯片。2)輸出雜散大由于DDS采用全數(shù)字結(jié)構(gòu)，不可避免地引入了雜散。其來源主要有三個：相位累加器相位舍位誤差造成的雜散；幅度量化誤差(由存儲器有限字長引起)造成的雜散和DAC非理想特性造成的雜散。為了克服DDS輸出雜散大的特點，國內(nèi)外學(xué)者對DDS輸出頻譜特性進(jìn)行了大量研究，在分析頻譜特性的基礎(chǔ)上，提出了一些降低雜散功率的方法，主要有如下三種：①優(yōu)化設(shè)計波形ROM和相位累加器；②用隨機(jī)抖動法提高無雜散動態(tài)范圍；③使用過采樣的方式降低帶內(nèi)誤差功率。為了提高DDS輸出信號的頻率，一方面一些半導(dǎo)體公司利用目前最先進(jìn)的半導(dǎo)體技術(shù)不斷提高DDS芯片本身的工作頻率，另一方面很多研究者和企業(yè)將DDS技術(shù)與其他方法組合起來以擴(kuò)展輸出信號頻率，例如DDS+PLL組合式頻率合成器就是一種擴(kuò)展DDS信號頻率的有效方法，它兼顧了DDS和PLL兩者的優(yōu)點。DDS技術(shù)發(fā)展速度和應(yīng)用范圍之廣是驚人的，從七十年代到今天，世界發(fā)達(dá)國家從未間斷過對DDS技術(shù)及其應(yīng)用的研究，一批批成功的DDS芯片和DDS應(yīng)用產(chǎn)品正在逐步獲得國際市場的青睞。我國對DDS的研究剛剛起步，存在大量的艱巨工作要做，如精確分析DDS的雜散頻譜特性，研究DDS雜散功率降低方法以及擴(kuò)展DDS的輸出帶寬，以發(fā)揮其頻率分辨率高、頻率轉(zhuǎn)換快、相位噪聲低和全數(shù)字化等優(yōu)點，使DDS在通信和儀器儀表等電子系統(tǒng)發(fā)揮更大的作用。1.4DDS原理分析直接數(shù)字頻率合成(DDS)(DirectDigitalFrequencySynthesis)技術(shù)是從相位概念出發(fā)直接合成所需波形的一種頻率合成技術(shù)。它是以一個固定頻率精度的時鐘作為參考時鐘源，通過數(shù)字信號處理技術(shù)產(chǎn)生一個頻率和相位可調(diào)的輸出信號。從本質(zhì)上來說，它是由設(shè)置的可編程的二進(jìn)制控制字對參考時鐘做除法運算?？刂谱忠话闶?4～48位字長。所以可以認(rèn)為DDS就是數(shù)字信號處理理論的延伸，是數(shù)字信號中信號綜合的硬件實現(xiàn)問題。一個直接數(shù)字頻率合成器由相位累積器、加法器、波形存儲ROM、D／A轉(zhuǎn)換器和低通濾波器(LPF)構(gòu)成。DDS的原理框圖如圖1—1所示：其中K為頻率控制字、P為相位控制字、W為波形控制字、c為參考時鐘頻率，N為相位累加器的字長，D為ROM數(shù)據(jù)位及D／A轉(zhuǎn)換器的字長。相位累加器在時鐘￡c的控制下以步長K作累加，輸出的N位二進(jìn)制碼與相位控制字P、波形控制字W相加后作為波形ROM的地址，對波形ROM進(jìn)行尋址，波形ROM輸出D位的幅度碼S(n)經(jīng)D／A轉(zhuǎn)換器變成階梯波S(t)，再經(jīng)過低通濾波器平滑后就可以得到合成的信號波形。合成的信號波形形狀取決于波形ROM中存放的幅度碼，因此用DDS可以產(chǎn)生任意波形。(1)頻率預(yù)置與調(diào)節(jié)電路K被稱為頻率控制字，也叫相位增量。DDS方程為：o=cK／,o為輸出頻率，c為時鐘頻率。當(dāng)K=l時，DDS輸出最低頻率(也即頻率分辨率)為c／，而DDS的最大輸出頻率由Nyquist采樣定理決定，即c／2，也就是說K的最大值為。因此，只要N足夠大，DDS可以得到很細(xì)的頻率間隔。改變頻率控制字K即可改變DDS的輸出頻率。(2)相位累加器相位累加器工作原理如圖1-2所示。累加器由N位加法器與N位寄存器級聯(lián)構(gòu)成。每來一個時鐘脈沖c，加法器將頻率控制字K與寄存器輸出的累加相位數(shù)據(jù)相加，再把相加后的結(jié)果送至寄存器的數(shù)據(jù)輸入端。寄存器將加法器在上一個時鐘作用后所產(chǎn)生的相位數(shù)據(jù)反饋到加法器的輸入端，以使加法器在下一個時鐘作用下繼續(xù)與頻率控制字進(jìn)行相加。這樣，相位累加器在時鐘的作用下，進(jìn)行相位累加。當(dāng)相位累加器累加滿量時，產(chǎn)生一次溢出，完成一個周期性的動作。(3)控制相位的加法器通過改變相位控制字P可以控制輸出信號的相位參數(shù)。令相位加法器的字長為N，當(dāng)相位控制字由0躍變到P(P≠O)時，波形存儲器的輸入為相位累加器的輸出與相位控制字P之和，因此其輸出的幅度編碼相位會增加P／，從而使最后輸出的信號產(chǎn)生相移。(4)控制波形的加法器通過改變波形控制字W可以控制輸出信號的波形。由于波形存儲器中的不同波形是分塊存儲的，所以當(dāng)波形控制字改變時，波形存儲器的輸入為改變相位后的地址與波形控制字W(波形地址)之和，從而使最后輸出的信號產(chǎn)生相移。(5)波形存儲器用相位累加器輸出的數(shù)據(jù)作為波形存儲器的取樣地址，進(jìn)行波形的相位一幅值轉(zhuǎn)換，即可在給定的時間上確定輸出的波形的取樣幅值。N位的尋址ROM相當(dāng)于把0°～360°的正弦信號離散成具有個樣值的序列，若波形ROM有D位數(shù)據(jù)位，則個取樣的幅值以D位二進(jìn)制數(shù)值固化在ROM中，按照地址的不同可以輸出相應(yīng)相位的正弦信號的幅值。波形存儲器工作原理如圖1-3所示。(6)D／A轉(zhuǎn)換器D／A轉(zhuǎn)換器的作用是把合成的正弦波數(shù)字量轉(zhuǎn)換成模擬量。正弦幅度量化序列S(n)經(jīng)D／A轉(zhuǎn)換后變成了包絡(luò)為正弦波的階梯波S(t)。需要注意的是，頻率合成器對D／A轉(zhuǎn)換器的分辨率有一定的要求，D／A轉(zhuǎn)化器的分辨率越高，合成的正弦波S(t)臺階數(shù)就越多，輸出的波形的精度也就越高。(7)低通濾波器對D／A輸出的階梯波S(t)進(jìn)行頻譜分析，可知S(t)中除主頻o外，還存在分布在c，2cK兩邊±o處的非諧波分量，幅值包絡(luò)為辛格函數(shù)。因此，為了取出主頻o，必須在D／A轉(zhuǎn)換器的輸出端接入截止頻率為c／2的低通濾波器。1．5本文主要研究內(nèi)容本文選擇利用已有的DDS芯片，以設(shè)計高性能的直接數(shù)字式頻率合成器作為研究的主要內(nèi)容，最終研發(fā)出一種以簡單、廉價器件構(gòu)筑，并能夠得到高精度、高純度的合成頻率信號的DDS數(shù)字信號發(fā)生器。整個系統(tǒng)采用CYGNAL公司的單片機(jī)C8051F206作為控制模塊，數(shù)字頻率合成芯片AD9834為核心，EPM3128作為單片機(jī)接口擴(kuò)展電路，采用合適的模擬調(diào)理電路，以C51語言和VHDL語言作為開發(fā)工具，組成一個多功能信號發(fā)生器。本論文的主要任務(wù)如下：◆通過查閱文獻(xiàn)的方式了解數(shù)字信號發(fā)生器的現(xiàn)狀及發(fā)展趨勢；◆深入學(xué)習(xí)DDS智能波形發(fā)生器的基本原理和設(shè)計指標(biāo)；◆掌握DDS智能波形發(fā)生器的電路結(jié)構(gòu)、工作原理；◆該波形發(fā)生器具有產(chǎn)生正弦波、方波和三角波三種周期性波形的功能及波形存儲功能；輸出波形的頻率范圍100Hz—20KHz（非正弦波頻率按10次諧波計算），重復(fù)頻率可調(diào)，頻率步進(jìn)間隔≤100Hz；輸出波形幅度范圍0—5V（峰—峰值），可按步進(jìn)0.1V（峰—峰值）調(diào)整?！粝到y(tǒng)的硬件設(shè)計完成系統(tǒng)的硬件總體設(shè)計，對具體實現(xiàn)電路進(jìn)行詳細(xì)的分析和設(shè)計。◆系統(tǒng)軟件設(shè)計系統(tǒng)軟件的具體實現(xiàn)，對系統(tǒng)軟件的主要功能按模塊進(jìn)行介紹。◆系統(tǒng)功能測試測試信號發(fā)生器的主要功能，給出具體測試波形和測試數(shù)據(jù)，并對結(jié)果進(jìn)行分析。第二章系統(tǒng)設(shè)計本章首先列出了信號發(fā)生器的技術(shù)指標(biāo)，給出了系統(tǒng)實現(xiàn)框圖，簡單地介紹了各個模塊的功能，根據(jù)信號發(fā)生器技術(shù)指標(biāo)的要求選擇合適的器件。2．1DDS信號發(fā)生器的指標(biāo)要求DDS信號發(fā)生器的性能指標(biāo)是經(jīng)過調(diào)研市場需求并綜合考慮了同類型產(chǎn)品的指標(biāo)后，為實現(xiàn)使用方便，性能優(yōu)良的特性而提出來的，具體的性能指標(biāo)要求如下：◆正弦波信號：頻率范圍100Hz～20kHz；◆頻率分辨率為1Hz；◆方波，三角波信號：方波上升時間<10ns，且占空比在10％～90％內(nèi)可調(diào)；◆TTL電平輸出；◆輸出電壓的幅度峰值范圍為0～5V連續(xù)可調(diào)；◆輸出保護(hù)：當(dāng)輸出有直流倒灌時，切斷輸出，并進(jìn)行報警提示；◆輸出阻抗為50Ω；◆衰減檔位0dB、-20dB和-40dB；◆輸出信號直流偏置電平調(diào)節(jié)范圍：-2V～+2V；◆輸出頻率顯示功能：6位數(shù)碼管顯示；◆輸出電壓顯示功能：4位數(shù)碼管顯示，顯示誤差小于5％。2．2系統(tǒng)框圖及模塊功能整個系統(tǒng)的硬件框圖如圖2-1所示。單片機(jī)采用CYGNAL公司的C8051F206，CPLD采用ALTERA公司MAX3128A，DDS芯片采用AD公司的AD9834系統(tǒng)工作過程：用戶采用5×5鍵盤發(fā)出各種控制命令，通過CPLD送入單片機(jī)，單片機(jī)根據(jù)鍵盤輸入的指令執(zhí)行相應(yīng)操作，再經(jīng)過CPLD進(jìn)行各種控制。如果鍵盤輸入改變波形或頻率的命令，單片機(jī)根據(jù)鍵盤輸入的值將其轉(zhuǎn)化為相應(yīng)的控制字，通過CPLD來完成對DDS的控制，輸出所選擇的頻率或波形，然后經(jīng)過模擬調(diào)理電路，輸出用戶所要求的信號。衰減前級信號經(jīng)過波形變換電路將交流信號變成脈沖波送入單片機(jī)內(nèi)部AD電路進(jìn)行采樣，采樣值通過CPLD接口送入顯示電路進(jìn)行電壓幅度顯示。當(dāng)用戶通過鍵盤選擇外測頻率時，單片機(jī)根據(jù)外測信號頻率選擇合適的分頻比，將分頻比送至CPLD，CPLD根據(jù)分頻比將外部信號進(jìn)行分頻，分頻后的外部信號對標(biāo)準(zhǔn)信號進(jìn)行計數(shù)，通過一定的算法計算后得到相應(yīng)的頻率，最后送至頻率顯示電路，完成測頻功能。下面對系統(tǒng)的各部分電路作簡要的介紹。1．鍵盤模塊通過5×5鍵盤輸入頻率和波形，經(jīng)由CPLD送入單片機(jī)，單片機(jī)將鍵盤數(shù)據(jù)轉(zhuǎn)換為相應(yīng)的頻率控制字，再通過CPLD接口電路控制DDS芯片的控制字，產(chǎn)生相應(yīng)的頻率和波形，即實現(xiàn)數(shù)字控制功能。同時按鍵還可以實現(xiàn)其它各種命令的輸入，由單片機(jī)經(jīng)CPLD來執(zhí)行。面板按鍵包括：0～9十個數(shù)字，小數(shù)點，ENTER按鍵，DELETE按鍵，UP按鍵，DOWN按鍵，波形選擇三個按鍵，外測頻鍵，頻率顯示切換鍵，Hz／kHz轉(zhuǎn)換按鍵，20dB／40dB的幅度衰減按鍵，輸出信號控制鍵等。2．顯示模塊顯示部分包括頻率顯示和電壓顯示。頻率和電壓顯示采用7段數(shù)碼管，頻率由六位LED共陽數(shù)碼管顯示，電壓由四位LED共陽數(shù)碼管顯示。波形顯示采用發(fā)光二極管指示，有正弦波、三角波和方波顯示，頻率有Hz／kHz顯示，幅度有mV／V顯示。3.單片機(jī)模塊單片機(jī)是整個系統(tǒng)的控制核心，它控制、協(xié)調(diào)其它各個模塊工作。單片機(jī)采用CYGNAL公司的C8051F206。單片機(jī)主要完成以下工作：(1)顯示控制(2)面板控制(3)DDS控制(4)輸出電壓的數(shù)據(jù)采集，電壓顯示(5)與CPLD進(jìn)行通信(6)外測頻分頻比控制和計數(shù)(7)波形選擇控制(8)輸出控制單片機(jī)C805lF206支持JTAG接口在線調(diào)試，調(diào)試程序方便、快1.CPLD模塊CPLD采用ALTERA公司高性價的EPM3128。CPLD所要完成的功能：作為單片機(jī)的接口擴(kuò)展電路，單片機(jī)發(fā)出的所有命令都是通過CPLD來送出，CPLD用于驅(qū)動頻率和電壓幅度顯示數(shù)碼管。主要功能有：(1)外測頻時，對被測信號進(jìn)行分頻；(2)接收鍵盤模塊送來的數(shù)據(jù)；(3)作為單片機(jī)I／O接口擴(kuò)展電路，接收單片機(jī)發(fā)送來的數(shù)據(jù)，并控制各模塊電路。5．DDS模塊DDS模塊是整個系統(tǒng)設(shè)計的核心，包括接口電路和DDS芯片外圍電路。DDS接收單片機(jī)的控制命令，產(chǎn)生所需信號，DDS芯片采用AD公司的AD9834。AD9834數(shù)字頻率合成器是一款高度集成的DDS芯片，它采用先進(jìn)的DDS技術(shù)，結(jié)合內(nèi)部集成的高速高性能的DAC，可以實現(xiàn)靈活的頻率合成功能。6．模擬調(diào)理電路模塊模擬調(diào)理電路模塊包括三角波、正弦波以及方波的調(diào)理電路、波形切換、電壓幅度調(diào)節(jié)、功率放大和保護(hù)電路。DDS芯片輸出的信號有一定直流電平，經(jīng)過調(diào)理電路使得最終輸出的波形能滿足用戶的要求。信號發(fā)生器要求輸出四種波形，通過繼電器構(gòu)成的波形切換電路，由用戶選擇實際需要的波形；幅度調(diào)節(jié)實現(xiàn)輸出波形的電壓連續(xù)調(diào)節(jié)以及電壓比例衰減；功率放大可實現(xiàn)50歐姆的阻抗匹配；保護(hù)電路可防止由于用戶誤操作而引起的直流電流倒灌損壞信號發(fā)生器。7．電源模塊電源模塊提供±5V、±15V、+5V、+3．3V電源，其中±5V、±15V為兩路對稱的直流電源，±15V為運算放大器和功放提供電源；±5V為比較器和TTL電路提供電源；單獨的一路+5V為數(shù)字電路提供電源，+3．3V為單片機(jī)、CPLD提供電源。2．3主要器件選擇1．DDS芯片選擇AD9834是AD公司采用先進(jìn)的DDS技術(shù)，將一個相位累加器、正弦只讀存儲器和一個10位D／A轉(zhuǎn)換器集成在一個單一的CMOS芯片上的數(shù)字控制式振蕩器。芯片具有相位和頻率調(diào)制性能。通過串行接口裝載控制字到寄存器，可以實現(xiàn)調(diào)制信號輸出。圖2-2中，REFOUT為參考電壓輸出端，DVDD為數(shù)字電壓輸入端，范圍為2．3～5．0V，CAP／2．5由DVDD轉(zhuǎn)換產(chǎn)生的2．5V電壓，AGND和DGND分別為模擬地和數(shù)字地，AVDD為模擬電壓輸入端，作為D／A轉(zhuǎn)換的參考電壓，COMP為內(nèi)D／A的偏置電壓，50MHz時鐘頻率由芯片8腳MCLK端輸入；PSELECT和FSELECT分別為芯片的相位選擇控制端和頻率選擇控制輸入端，SLEEP為芯片的低功耗控制端，RESET控制芯片的復(fù)位；SDATA為AD9834串行控制字輸入端，SCLK作為控制傳送的時鐘信號；VIN為內(nèi)部比較器的輸入信號，該端口為DDS的輸出信號，也可以外接比較信號，在SIGNBIT端輸出方波信號，由于內(nèi)部的比較器采用普通比較器，很容易受到干擾，出現(xiàn)低頻端不穩(wěn)定現(xiàn)象；IOUT和IOUTB輸出兩路正交的正弦交流信號或三角波電流，該信號通過低通濾波器后得到含有直流的正弦波或三角波信號。通過分析比較DDS芯片資料，綜合考慮后，選擇性價比較高的AD9834芯片。該芯片有內(nèi)置比較器，可以輸出所需要的三種波形。AD9834芯片在lkHz處的信噪比可以達(dá)到60dB。2．單片機(jī)選擇本系統(tǒng)中的MCU選擇CYGNAL公司的C8051F206，該芯片是高度集成的混合信號系統(tǒng)級MCU芯片，片內(nèi)集成了一個12位多通道ADC，有著與8051兼容的微控制器內(nèi)核和8K字節(jié)的FLASH存儲器，還有硬件實現(xiàn)的UART和SPI串行接口。C805lF206片內(nèi)還集成了Vdd監(jiān)視器、WDT和時鐘振蕩器。片內(nèi)FLASH存儲器還具有在系統(tǒng)重新編程能力，并可用于非易失性數(shù)據(jù)存儲?？梢躁P(guān)閉任何一個或全部外設(shè)以節(jié)省功耗，還另有1024字節(jié)的RAM。片內(nèi)JTAG調(diào)試支持功能允許使用安裝在最終應(yīng)用系統(tǒng)上的產(chǎn)品MCU進(jìn)行非侵入式(不占用片內(nèi)資源)、全速、在系統(tǒng)調(diào)試。該調(diào)試系統(tǒng)支持觀察和修改存儲器和寄存器，支持?jǐn)帱c、觀察點、單步及運行和停機(jī)命令。在使用JTAG調(diào)試時，所有的模擬和數(shù)字外設(shè)都可全功能運行。C8051F206具有速度快、功耗低、功能多等特點。C8051F226單片機(jī)與其他單片機(jī)相比主要優(yōu)勢體現(xiàn)在如下幾個方面：◆低供電電壓2．7V～3．6V：◆典型工作電流9mA；◆高速8051微控制器內(nèi)核；◆流水線指令結(jié)構(gòu)70％的指令的執(zhí)行時間為一個或兩個系統(tǒng)時鐘周期；◆1280字節(jié)數(shù)據(jù)RAM存儲器；◆8K字節(jié)FLASH，可以在系統(tǒng)編程扇區(qū)大小為512字節(jié)；◆數(shù)字外設(shè)32個I／O口，所有端口均容許5V電壓。◆模擬外設(shè)：32個外部輸入I／O口，可在運行中配置為ADC輸入片內(nèi)JTAG仿真，片內(nèi)JTAG仿真電路提供全速非侵入式的在系統(tǒng)仿真，支持?jǐn)帱c單步觀察，可以方便地觀察／修改存儲器和寄存器，性能優(yōu)于仿真頭和仿真插座的仿真系統(tǒng)。3．可編程邏輯器件系統(tǒng)中采用半定制IC(CPLD可編程邏輯器件)芯片來代替全定制IC(8255)作為MCU和DDS的接口芯片，全定制IC大多是專用集成電路(ASIC：Application-SpecifIedIC)，全定制IC的特點是速度高、功耗低、成本低、保密性好，但要求批量大，研制風(fēng)險大，由于本系統(tǒng)對接口要求較高，采用單片機(jī)來對專用接口8255芯片進(jìn)行控制，控制時序比較復(fù)雜，并且不能實現(xiàn)分頻功能。半定制IC設(shè)計的基礎(chǔ)是半導(dǎo)體廠家提供的半成品IC芯片，半定制IC設(shè)計方法的主要特點是設(shè)計周期短、費用低，用戶參與IC的功能設(shè)計，使用比較靈活。采用半定制IC(可編程邏輯器件)作為接口芯片，設(shè)計靈活，能夠完成用戶自己所需要的功能，接口設(shè)計和調(diào)試比較方便。可編程邏輯器件采用ALTERA公司的MAX3000A系列。MAX3000A系列是ALTERA公司的高速可編程邏輯器件系列，是基于MAX架構(gòu)，為大批量應(yīng)用進(jìn)行了成本優(yōu)化。采用先進(jìn)的CMOS處理，基于電可擦除可編程只讀存儲器(EEPROM)，MAX3000A系列是一種使用性的器件，密度范圍從32到512個宏單元。MAX3000A器件支持在系統(tǒng)可編程能力(ISP)，能夠輕松地實現(xiàn)現(xiàn)場重配置。每個MAX3000A宏單元都可以獨立地配置成順序或組合邏輯操作。在本設(shè)計中采用EPM3128，內(nèi)核和接口電源均為3．3V，這樣CPLD可同時接受來自5V和3．3V的輸入。3．3V的輸出電平又可以直接驅(qū)動5V的TTL電路。CPLD可以實現(xiàn)與單片機(jī)的時序同步，靈活的控制手段、方便的功能擴(kuò)展以及芯片可重新配置功能等。開發(fā)平臺是應(yīng)用廣泛的Max+plusII工具，使用VHDL語言和原理圖輸入相結(jié)合的編程方法，具有語言輸入的靈活性和原理圖輸入的結(jié)構(gòu)清晰、方便性。4．集成運算放大器模擬信號調(diào)理電路中除了考慮正弦信號的處理，還要注意方波信號的處理，選擇增益帶寬積高的高速運算放大器，對比了多種運放，考慮到性價比，選擇AD8021運放作為系統(tǒng)的主放大器芯片。AD802l主要參數(shù)如下：◆輸入電流：10mA；◆輸出電壓擺幅：-10.6V～+10.2V；◆功耗低：5V電源電壓時，34mW或6.7mA；◆工作電壓：±5V～±15V對稱電壓；◆—3dB小信號帶寬：305MHz；◆直流漂移：0.5uV／℃；◆輸入電壓噪聲：50kHz時，2.1nV；◆輸入電流噪聲：50kHz時，2.1pA；◆工作溫度范圍：-40℃～+85℃。5．電壓比較器信號發(fā)生器的方波由正弦波經(jīng)高速電壓比較器產(chǎn)生，當(dāng)系統(tǒng)處于外測頻時，外部信號還要通過電壓比較器進(jìn)行整形。比較了許多電壓比較器，最后選擇性價比較高的TL3016芯片。TL3016的主要參數(shù)如下：◆上升時間：7.6ns；◆工作電流：10.6mA；◆供電電源：+5V或±5V。6．功率放大器為了實現(xiàn)信號發(fā)生器的功率放大，提供較大的輸出電流，實現(xiàn)50Ω的輸出阻抗，同時考慮到方波所要求的帶寬，選擇高速BUF634作為信號發(fā)生器的功率放大。該芯片的主要技術(shù)指標(biāo)有：◆輸出電流：250mA；◆轉(zhuǎn)換速度：2000V／us；◆帶寬：180MHz；◆靜態(tài)電流：1.5mA；◆電壓范圍：±2.25V～±18V；◆工作溫度范圍：-40℃～+85℃。7．74HC00集成電路本文設(shè)計的信號發(fā)生器具有0～5V的TTL信號輸出功能，一般TTL對輸出的帶負(fù)載能力要求不是很高，采用4×2的74HC00與非門將方波整形作為TTL信號輸出。為了提高帶負(fù)載能力，將74HC00內(nèi)部的四個與非門并聯(lián)使用。第三章信號發(fā)生器硬件電路設(shè)計根據(jù)選用芯片的數(shù)據(jù)手冊設(shè)計具體的硬件電路，信號發(fā)生器主要包括單片機(jī)模塊設(shè)計、DDS模塊設(shè)計、可編程邏輯器件模塊設(shè)計、模擬信號調(diào)理電路和電源模塊的電路設(shè)計以及印刷電路板的設(shè)計。3．1單片機(jī)模塊設(shè)計單片機(jī)是信號發(fā)生器的控制中心，其完成功能主要包括：面板控制、DDS控制、輸出電壓的A／D轉(zhuǎn)換等。采用C8051F206單片機(jī)完全可以達(dá)到系統(tǒng)設(shè)計的要求，尤其是內(nèi)部有12位的ADC，可以把輸出信號處理后，從衰減的前級采集數(shù)據(jù)，在面板上顯示輸出電壓的峰值。為了讓單片機(jī)正常工作，必須對單片機(jī)初始化、進(jìn)行端口設(shè)置，比如數(shù)字端口，模擬端口設(shè)置、輸入輸出端口設(shè)置。本系統(tǒng)中單片機(jī)部分設(shè)計如圖3-1所示。1．單片機(jī)引腳分配單片機(jī)的引腳定義如表3-1所示。其中單片機(jī)通過Pl、P2.0、P2.1、P2.2、P2.3、P2.4、P2.5、P0.6、P0.7、INT0、INTl與EPM3128芯片通信。P2.4、P2.5口為單片機(jī)和CPLD的通信號控制端口，P1.0-P1.7為地址和數(shù)據(jù)復(fù)用端口，根據(jù)P2.4、P2.5的控制信號來確定P1.0-P1.7口是地址還是數(shù)據(jù)，是讀還是寫。單片機(jī)各種數(shù)據(jù)和命令通過CPLD送出。P2.0、P2.1、P2.2、P2.3是數(shù)據(jù)的傳送模式控制端口。P0.4為內(nèi)部AD轉(zhuǎn)換的輸入端口，P0.2為系統(tǒng)的報警中斷口，當(dāng)系統(tǒng)出現(xiàn)直流倒灌時，此端口為高電平，實現(xiàn)中斷，切斷輸出信號，避免了直流倒灌；為了減少鍵盤掃描占用系統(tǒng)的資源，采用中斷來實現(xiàn)鍵盤掃描，P0.3為鍵盤中斷接口，當(dāng)有按鍵按下時，CPLD向單片機(jī)發(fā)出中斷信號。單片機(jī)根據(jù)地址查詢按鍵的鍵值，作相應(yīng)的處理。圖3-1中Sl00、R100、R10l、C103和C105組成單片機(jī)的復(fù)位電路，當(dāng)按下按鍵時，單片機(jī)14腳為低電平，處于復(fù)位狀態(tài)。單片機(jī)的系統(tǒng)采用22.1184MHz時鐘，晶體接在單片機(jī)的9腳和10腳，單片機(jī)的25腳、26腳、27腳和28腳為JTAG下載口，單片機(jī)中的JTAG接口完全符合IEEE1149.1規(guī)范JTAG接口單片機(jī)上的4個專用引腳，R105為JTAG口的上拉電阻。單片機(jī)的I／O口部分引腳定義如表3-1所示。1.SPI控制模式在整個單片機(jī)系統(tǒng)控制中SPI總線是控制AD9834的關(guān)鍵，下面簡單講述一下SPI工作方式：SPI工作方式：串行外圍設(shè)備接口SPI(SerialPeripheralInterface)總線技術(shù)是Motorola公司推出的一種同步串行接口。SPI總線是一種三線同步總線，因其硬件能力很強，使SPI有關(guān)的軟件就相當(dāng)簡單，使CPU有更多的時間處理其它事務(wù)，因此得到廣泛應(yīng)用。SPI模式允許8位數(shù)據(jù)同步發(fā)送和接收，支持SPI的所有四種方式。SPI模式傳輸數(shù)據(jù)需要四根信號線：串行數(shù)據(jù)輸出(SDO)線、串行數(shù)據(jù)輸入(SDI)線、串行時鐘(SCK)線和從選擇(SS)線。其中，從選擇線只用于從屬模式。SPI主模式：由于控制時鐘SCK的輸出，主模式可以在任何時候開始傳輸數(shù)據(jù)。主模式通過軟件協(xié)議控制從模式的數(shù)據(jù)輸出。在主模式中，一旦SSPUF寄存器寫入，數(shù)據(jù)就會發(fā)送或接收。在接收數(shù)據(jù)時，SSPSR寄存器按照時鐘速率移位，當(dāng)接收到一個字節(jié)后，數(shù)據(jù)就傳輸?shù)絊SPBUF，同時中斷標(biāo)志位和狀態(tài)標(biāo)志位置位。時鐘的極性可以通過編程改變。在主模式中，時鐘SCK的頻率可以設(shè)置為：fosc／4(即Tcy)、fosc／16(即4Tcy)、fosc／64(即16Tcy)和定時器2(Timer2)輸出的二分頻等四種。SPI從模式：SPI從模式，數(shù)據(jù)的發(fā)送和接收領(lǐng)先SCK引腳上輸入的外時鐘脈沖，當(dāng)最后一位被鎖存后，中斷標(biāo)志位SSPIF(PIRl的D3)位。在休眠模式，從模式仍可發(fā)送和接收數(shù)據(jù)，當(dāng)接收到數(shù)據(jù)，芯片就從休眠中喚醒。本系統(tǒng)中，使用SPI主模式，單片機(jī)控制SCK時鐘，當(dāng)單片機(jī)向AD9834中寫入數(shù)據(jù)時，AD9834接收到數(shù)據(jù)后，就可以其產(chǎn)生相應(yīng)的波形，其時序如圖3-2所示。如果要連續(xù)發(fā)送數(shù)據(jù)，那么每次將數(shù)據(jù)送到SSPBUF寄存器后，都要判斷是否已經(jīng)發(fā)送完該數(shù)據(jù)，即判斷PIRl寄存器的SSPIF位是否為l。如果SSPIF位為1，則表明數(shù)據(jù)已經(jīng)發(fā)送完畢，可以繼續(xù)發(fā)送下一個數(shù)據(jù)。但此時還不能立即發(fā)送下一個數(shù)據(jù)，因為SSPIF位必須在程序中由軟件清零，只有將SSPIF位軟件清零后，才能繼續(xù)發(fā)送下一個數(shù)據(jù)。3．2人機(jī)交互電路設(shè)計一個系統(tǒng)的好壞對于用戶而言很大程度上決定于界面是否友好。本系統(tǒng)在面板設(shè)計上充分考慮用戶操作的方便，設(shè)計了25個按鍵，為了節(jié)省I／O口，鍵盤輸入采取列輸入行掃描的形式，其硬件連接如圖3-3所示。按鍵程序設(shè)計一般包括兩個方面：按鍵的捕捉與識別和按鍵的功能實現(xiàn)。兩者相輔相成，前者是基礎(chǔ)，后者是關(guān)鍵。在正確識別按鍵的基礎(chǔ)之上，如何正確進(jìn)行處理以實現(xiàn)按鍵的功能是每個智能系統(tǒng)的關(guān)鍵所在。為了節(jié)省CPLD的引腳，本系統(tǒng)采用5×5矩陣鍵盤輸入，共25個按鍵，程序共設(shè)置26個返回值即l～26。每個返回值都對應(yīng)了一個功能，分別對應(yīng)0～9共10個數(shù)字鍵、小數(shù)點、UP鍵、DOWN鍵、Hz／kHz選擇鍵、直流偏置鍵、ENTER鍵、DELETE鍵、波形選擇鍵、測頻鍵、輸出使能鍵、20db、40db等按鍵。系統(tǒng)設(shè)計初期單片機(jī)進(jìn)行鍵盤掃描采用定時方式，結(jié)果鍵盤占用了單片機(jī)的絕大部分時間，出現(xiàn)響應(yīng)時間慢和死機(jī)等問題。為了減少掃描鍵盤占用單片機(jī)太多的時間．采用中斷方式掃描鍵盤，當(dāng)有按鍵按下時，按鍵通過CPLD向單片機(jī)發(fā)出中斷信號，單片機(jī)通過CPLD對按鍵進(jìn)行查詢，確定按鍵鍵值，根據(jù)按鍵值執(zhí)行相應(yīng)的程序。3．3DDS模塊設(shè)計DDS基本原理：DDS是利用采樣定理，根據(jù)相位間隔對正弦信號進(jìn)行取樣、量化、編碼，然后儲存在EPROM中構(gòu)成一個正弦查詢表，通過查表法產(chǎn)生波形。它是由參考時鐘、相位累加器、正弦查詢表和D／A轉(zhuǎn)換器組成，其原理圖如下所示：AD9834內(nèi)部的相位累加器字寬為32位，SIN函數(shù)表有4096樣點值，因此32位的相位累加器輸出僅截取高12位用于查表。DDS有兩個頻率寄存器和四個相位寄存器，通過控制碼實現(xiàn)頻率和波形的切換。單片機(jī)通過SPI總線向片內(nèi)各個寄存器寫入控制字，控制DDS的輸出信號，其中頻率寄存器存儲相位增量信息，它用于決定輸出頻率。使用晶振DDS理論上可以產(chǎn)生失真度小于1％的正弦信號，信噪比可以達(dá)到60dB，信號的輸出頻率可表示為：式中，c為DDS的時鐘頻率，N為相位累加器位數(shù)，M為相位累加器的步長，0為輸出頻率。AD9834的外圍電路如圖3-5所示。3.3V數(shù)字電源從5腳輸入，5V的模擬電源從4腳輸入，20腳和19腳接RC低通濾波器，濾除高頻干擾信號，IOUT和IOUTB輸出兩路幅度相等相位相反的電流，經(jīng)過R109和R111后得到兩路大小相等相位相反的正弦波或三角波信號電壓，由軟件控制該端口的波形，16腳為方波輸出端口。AD9834產(chǎn)生正弦波、三角波，輸出量為電流，在R109和R111上產(chǎn)生相位相反、幅度為0.5V的信號，該信號中含有0.25V的直流信號，波形如圖3-6和圖3-7所示。該信號要經(jīng)過相應(yīng)的處理才能作為交流信號使用。從波形圖上可以看出，R109和R11l上波形大小相等，相位相差180°，將兩個信號進(jìn)行減法運算，即可去掉信號中的直流成份，得到不含直流電壓的交流信號。經(jīng)過實驗表明，16腳的SIGNBIT輸出方波信號在高頻時比較理想，當(dāng)信號低于1kHz時，變得不穩(wěn)定，所以在本系統(tǒng)中方波不是由DDS輸出，而采用由正弦波或三角波經(jīng)過高速電壓比較器來產(chǎn)生。3．4可編程邏輯器件模塊設(shè)計由于系統(tǒng)需要進(jìn)行大量的顯示和控制，單片機(jī)的I／O口遠(yuǎn)遠(yuǎn)不夠，采用專用的8255芯片來擴(kuò)展也不能滿足要求。故本系統(tǒng)采用可編程邏輯器件作為單片機(jī)的擴(kuò)展口，大大提高了信號發(fā)生器的可擴(kuò)展性?？删幊唐骷捎肁LTERA公司EPM3128A，TQFPl44封裝。CPLD完成的主要功能：接收單片機(jī)發(fā)送來的數(shù)據(jù)，控制各種模塊電路，對外測信號進(jìn)行分頻。CPLD設(shè)計原理圖如圖3-8所示。圖3-8(a)為CPLD的引腳分配圖，包含CPLD和單片機(jī)接口，面板接口，DDS接口。圖3-8(b)為CPLD的電源端和地線接線圖，其中128腳為外測頻信號輸入端，125腳為CPLD時鐘引腳，由于本系統(tǒng)不需要外接時鐘，所以該端口作為以后擴(kuò)展使用。圖3-8(c)為CPLD的JTAG下載接口圖，通過ALTERA專用下載電纜可以直接對EPM3128A進(jìn)行編程，實現(xiàn)CPLD所需要的功能。3．5模擬調(diào)理電路設(shè)計1．方波和TTL電平產(chǎn)生電路圖3-9(a)為方波和TTL電平產(chǎn)生原理圖，實驗表明當(dāng)電壓比較器電路采用簡單的過零比較器時，低頻段(<1kHz)信號不穩(wěn)定，因此采用高速比較器TL3016組成一個滯回比較器電路，將正弦波轉(zhuǎn)換成TTL信號，滯回的電壓大小由R380和R384決定，回差電壓為，考慮到方波的對稱性，因此回差電壓不宜過大，根據(jù)需要可以進(jìn)一步減小回差電壓。R352、R353和R354為直流TTL的占空比調(diào)節(jié)電路，根據(jù)所需要占空比范圍調(diào)節(jié)電阻的大小。當(dāng)滑動端移動到左邊時，首先將R352、R353、R354和電源進(jìn)行戴維南電路等效，可以等效為一個電壓源和電阻的串聯(lián)，等效電路如圖3-9(b)所示，圖中電壓源，電阻R大小為1k∥6k=0.857k，由于SⅣE-COMP端接運放輸出端，可以認(rèn)為運放的輸出電阻為0，因此當(dāng)R354的滑動端移動到最左端時，A點電壓為。由于電路具有對稱性，當(dāng)R354的滑動端移動到右端時，滑動端電壓為-2．5V。圖3-9(a)中B點電壓的計算，當(dāng)R327電阻為0時，首先將R389左邊電路等效為一個電壓源和一個電阻的串聯(lián)，如圖3-9(c)所示，電壓源Us=—5／（1+3）×3=—3．75V，等效電阻R=1k／／3k=0.75k，B點電壓大小為Vb=—5／（0.75+1+1//1）×。考慮到電阻的誤差會帶來電壓的漂移，因此在電路中有一個電阻R327可以根據(jù)每一個信號發(fā)生器的具體情況來調(diào)節(jié)B點電壓大小，使其約為-2.15V左右。圖3-9(a)中SIN_COMP為正弦波輸入端，峰值為4.3V，將這個信號和-2.15V～+2.15V可調(diào)的直流電平在U314的反相端進(jìn)行加法運算后送入滯回比較電路，R354采用帶開關(guān)的可調(diào)電位器，調(diào)節(jié)R354滑動端位置來調(diào)節(jié)方波的占空比，R380和R384控制滯回電壓的大小。U314的7腳和8腳輸出兩路幅度相等、相位相反的TTL信號。信號的幅度為0～4.3v，其中的直流信號為2.15v左右，將8腳輸出信號和B點的直流信號在U315運算放大器的反相輸入端作反相加法運算，去掉TTL信號中的直流成分，在U315運放的6腳得到方波信號。U314的7腳TTL信號帶負(fù)載能力比較差，通過圖3-10所示與非門輸出作為TTL信號輸出，圖中的U305采用高速與非門SN74HC00來實現(xiàn)，圖中將74HC00的內(nèi)部4個與非門并聯(lián)使用，以提高帶負(fù)載能力，圖中的R382作用是防止TTL輸出端浮置。TTL輸出電流可以達(dá)到80mA左右。3.信號通道電路信號通道原理圖如圖3-11所示，DDS提供兩路幅度相等、相位相反含有直流分量的信號，經(jīng)過U311作差分運算(為了減小運算電路的零點漂移，要保證運放的同相端和反相端對地電阻相等)，同時作一定的幅度放大，輸出電壓約為4.3V左右，和圖3-9(a)中提供的方波幅度基本上相等。單片機(jī)控制繼電器K304選擇是方波輸出、正弦波和三角波輸出，幅度電位器R344用來調(diào)節(jié)輸出信號的幅度大小。當(dāng)R344的動端調(diào)至上端，且衰減為0時，輸出電壓峰峰值為：VOUT=4.3×當(dāng)R344的動端調(diào)至下端，且衰減為40dB時，輸出電壓峰峰值為：VOUT≈×[2.4／(2.4+200//1000)]×(22／4.7)×U313對經(jīng)過幅度調(diào)節(jié)后的信號做進(jìn)一步放大，輸出信號分成兩路，一路送入AD調(diào)理電路，另外一路經(jīng)過繼電器控制的衰減器后，送入功率放大器，進(jìn)行功率放大。考慮到方波的帶寬，采用高速功率放大集成電路BUF634。BUF634的輸出阻抗小于1Ω，這樣能夠保證信號發(fā)生器的輸出阻抗為50Ω。功率放大原理圖如圖3-12所示。在功率放大的輸出端通過繼電器控制信號的輸出，可以手動控制信號是否輸出，另外當(dāng)輸出端有較大的直流電壓倒灌時，能夠自動地切斷信號輸出，從而達(dá)到保護(hù)信號發(fā)生器的目的。J308作為信號發(fā)生器的信號輸出端。在整個通道中，由于采用運算放大器來實現(xiàn)信號的放大，當(dāng)運放電路的同相和反相端阻抗不等時，不可避免地出現(xiàn)直流漂移，尤其是對于小信號影響比較嚴(yán)重，甚至?xí)霈F(xiàn)淹沒小信號的現(xiàn)象，因此在電路上人為地加入直流電平來抵消通道帶來的直流漂移。通道漂移補償電路如圖3-13所示。VOUT接在功率放大器的前級，根據(jù)信號通道電路的直流漂移不同，選擇適當(dāng)?shù)腞339，即可消除通道的漂移，為了盡可能地減小接入圖3-13電路后對信號的輸出幅度產(chǎn)生影響，所以必須要選擇較大的R349電阻。3．直流偏置電路有時用戶要求信號中含有直流成分，為此在電路中加入一級直流偏置電路，電路如圖3-14所示。由于電路的輸出端接1k電阻并接到VOUT端，因此會對輸出信號產(chǎn)生一定的影響。U304的輸出電壓Vs為：當(dāng)信號發(fā)生器沒有衰減時：輸出的交流信號減小到約為原來的一半；直流范圍約為-2.1V～+2.1V。當(dāng)信號發(fā)生器衰減為20dB時：輸出的交流信號減小到約為不加直流偏置時的65％；直流約為-1.5V～+1.5V。當(dāng)信號發(fā)生器衰減為40dB時：輸出的交流信號減小到約為不加直流偏置時的66％；直流約為-1.43V～+1.43V。直流偏置調(diào)節(jié)范圍由R328控制，電路中采用低速的運放OP07C來隔離直流調(diào)節(jié)電路對信號發(fā)生器通道的影響，在U304與通道之間加入繼電器K305實現(xiàn)是否加入直流偏置的控制。加入直流偏置后，如果將交流直接疊加在直流信號上，輸出信號有時會超過運放的輸出范圍，出現(xiàn)波形失真。電路上R329取lkΩ，當(dāng)加入直流偏置后，如果電路原來沒有衰減，則輸出的交流信號幅度降為原來的一半，避免了因加入直流偏置而引起的幅度失真。4．輸出倒灌保護(hù)和報警電路輸出倒灌保護(hù)電路如圖3-15所示。保護(hù)電路采用窗口比較器，當(dāng)信號發(fā)生器的輸出端有直流電源誤接入時，如果直流電壓在功率放大器承受能力范圍之內(nèi)不作處理，如果超出承受能力，則保護(hù)電路輸出高電平，ALARM信號送入單片機(jī)，由單片機(jī)控制切斷通道的繼電器輸出，起到保護(hù)通道的作用，同時單片機(jī)給出一個信號BUZZER，BELL發(fā)出報警提示。對于U300的比較電路，，同理對于U30l電路，正常情況下，圖3-15中，如果沒有直流誤接入，輸出信號的幅度小于10.5V，ALARM信號為低電平，當(dāng)有直流電壓倒灌時，如果直流和交流信號疊加后幅度小于10.5V，ALARM仍然為低電平，當(dāng)大于10.5V或小于-10.5V時，ALARM輸出高電平，此信號向單片機(jī)發(fā)出中斷，單片機(jī)立即響應(yīng)此中斷，送出一個BUZZER高電平，驅(qū)動蜂鳴器報警，同時切斷信號發(fā)生器的信號輸出，起到保護(hù)信號發(fā)生器的目的。5．峰值檢波電路交流信號經(jīng)過峰值檢波電路得到直流信號送入單片機(jī)內(nèi)部做A/D轉(zhuǎn)換，用于電壓顯示。峰值檢波電路如圖3-16所示。工作原理如下：單片機(jī)供電電壓為3.3V，輸入信號峰值最大為10V，因此通道送來的交流信號幅值必須壓縮在3V以內(nèi)，電路中采用輸入信號電阻分壓電路，來進(jìn)行信號的壓縮，壓縮后的信號經(jīng)U302與負(fù)電壓做減法運算，將壓縮后的信號幅度抬高，經(jīng)過二極管D300、D311和電容C300進(jìn)行峰值檢波，Q300為峰值檢波的放電回路，定時給電容放電。放電時間長短由單片機(jī)控制，U303為跟隨器隔離電路，U307為減法電路，將檢波后的直流和一個直流電平做減法運算，抵消前級抬高的電平，U307的6腳信號送入單片機(jī)做12位的A/D轉(zhuǎn)換。由于電路中存在各種偏差，其中R366要根據(jù)電路偏差做一些調(diào)整。本系統(tǒng)中，幅度的顯示是輸出信號經(jīng)A／D采樣變換的結(jié)果。采用峰值檢波電路將信號的峰值取出，電壓值的大小是由電容C300充放電來測量，因此這就會產(chǎn)生一個問題，當(dāng)幅度值變大時相當(dāng)于對電容繼續(xù)充電對測量值無影響，而當(dāng)幅度值變小時如無放電回路，則測得電壓值為以前保留下來的電壓值。因此應(yīng)使電容每隔一段時間電壓值歸零，重新充電及時反映正確的幅度值。本系統(tǒng)就基于這一思想采取可控峰值檢波放電。峰值檢波放電其實就是通過單片機(jī)編程產(chǎn)生一個可控制的脈沖波，在其高電平時三極管Q300飽和導(dǎo)通，電容、三極管和電阻串聯(lián)產(chǎn)生一個放電回路，單片機(jī)提供的電壓比較大，通過R309接到三極管Q300的基極，使三極管處于深度飽和狀態(tài)，由于電容值很小，放電時間常數(shù)ζ=RC很小，在瞬間即可使電壓放電至零，在脈沖信號低電平時，Q300截止，C充電至最大值，此時采樣的電壓值即為幅度值。同時在C放電期間單片機(jī)的A／D不進(jìn)行采樣顯示，將采樣得到的電壓值通過一定的算法送至CPLD用于顯示。6．外測頻整形電路信號發(fā)生器所能外測的輸入信號電壓幅度范圍為100mV到150V之間，經(jīng)過整形電路把輸入電壓的幅度鉗制在+5V～-5V之間，以便CPLD接收。整形電路如圖3-17所示。如果外部的輸入信號電壓在+5V～-5V之間，那么兩個二極管均不導(dǎo)通，輸入信號直接送入高速比較器TL3016的反向輸入端；如果外部的輸入信號電壓小于-5V，D301導(dǎo)通，則輸入信號電壓鉗制在-5V送至比較器TL3016的反向端；如果外部的輸入信號電壓大于+5V，D302導(dǎo)通，則輸入信號電壓鉗制在5V以內(nèi)，送至比較器TL3016的反向端，經(jīng)過電壓比較器TL3016組成的滯回比較器，得到標(biāo)準(zhǔn)的TTL信號，U316的7腳輸出TTL電平送至CPLD的I／O端口，做測頻處理。3．6電源模塊設(shè)計本系統(tǒng)是多電源系統(tǒng)，使用六種共地電源：±15V，模擬±5V，數(shù)字+5V和+3.3V。其中：DDS芯片AD9834、單片機(jī)C8051F206和CPLD需要3.3V供電，3.3V由數(shù)字5V經(jīng)過LMl086-3.3V穩(wěn)壓塊穩(wěn)壓后提供；面板采用數(shù)字5V供電；運放芯片AD8021、運放OP07和功放需要±15V的供電電壓。電壓比較器TL3016使用模擬±5V，74HC00使用模擬+5V電壓。本系統(tǒng)對電源的紋波要求比較高，功率要求較低?？紤]到開關(guān)電源的紋波比較大，所以采用線性電源來實現(xiàn)多電源系統(tǒng)。圖3-18為電源部分電路設(shè)計圖。圖3-18(a)為整流濾波電路，得到具有較大紋波的±18V和+8V的直流電壓，帶負(fù)載能力比較差。圖3-18(b)利用78L05和79L05穩(wěn)壓集成電路得到模擬±5V的直流電壓。圖3-18(c)利用78L15和79L15穩(wěn)壓集成電路得到±15V的直流電壓，利用78L05穩(wěn)壓集成電路得到數(shù)字+5V的直流電壓。電源電路中的元器件選擇：1．變壓器的選擇本系統(tǒng)中所需電源電壓為直流電壓15V和5V，穩(wěn)壓塊壓降為3V，所以穩(wěn)壓前直流電壓為18V和8V。由于電網(wǎng)提供的交流電有效值為220V，則變壓后交流有效值為18V和8V，能滿足整流為18V和8V的直流電壓。變壓器采用環(huán)形五抽頭變壓器。變壓器的功率為20W。2．整流二極管的選擇整流橋的作用是利用單向?qū)щ娦阅艿陌雽?dǎo)體二極管，將正負(fù)交替的正弦交流電壓變換成單方向的脈動電壓。雖然要求的電源電流小于lA，但變壓器副線圈電流瞬時值遠(yuǎn)遠(yuǎn)超過1A，尤其在電源剛接通時，為留有一定余量，而且不損壞整流二極管，選用2A的二極管，耐壓為50V。3．穩(wěn)壓芯片的選擇選擇常用的三端穩(wěn)壓塊78L05、79L05、78L15、79L15、LMl086-3.3。為了保證穩(wěn)壓塊可靠散熱，將集成穩(wěn)壓塊貼在機(jī)殼上，并且在儀器的外殼上多開一些散熱孔。4.濾波電容及電阻的選擇電路中在三端穩(wěn)壓塊的輸入端接有l(wèi)000uF的電容，是為抵消輸入時的電感效應(yīng)，以防止穩(wěn)壓塊產(chǎn)生自激振蕩，保證正常工作。在三端穩(wěn)壓器輸出端接有0.1uF的電容，這是為了消除電路的高頻噪聲，改善負(fù)載瞬態(tài)的響應(yīng)。5．磁珠鐵氧體磁珠是一種特殊的電感，鐵氧體主要用在高頻場合(MHz)。鐵氧體磁珠是單環(huán)電感，通常是單股導(dǎo)線穿過鐵氧體型材料而形成單環(huán)。這種器件在高頻范圍信號的衰減可以達(dá)到10dB，而直流的衰減量很小。6．瞬態(tài)電壓抑制二級管(TVS)由于信號發(fā)生器電源大量使用了鉭電解電容和電感組成了π型濾波網(wǎng)絡(luò)，電感的使用會在關(guān)機(jī)時產(chǎn)生很大的反相電動勢，在開機(jī)時有很高的開機(jī)沖擊電壓，鉭電解電容是電壓敏感器件，這樣高的電壓很容易使電容損壞而使電路短路，而且高的瞬態(tài)電壓也會對系統(tǒng)數(shù)字電路部分造成影響，比如MCU的復(fù)位、邏輯錯誤等。TVS二極管就是為了防止電壓敏感器件由于電壓的沖擊損壞而設(shè)計的器件。類似齊納二級管，當(dāng)工作于雪崩模式時有很好的暫念能量釋放能力、很短的響應(yīng)時間、寬嵌位電壓、嵌位正向和負(fù)向瞬態(tài)過渡電壓。系統(tǒng)選用1SMA5．0AT3系列的二極管。3．7印刷電路板設(shè)計信號發(fā)生器整個系統(tǒng)的元器件根據(jù)模塊的不同安排在三塊印刷電路板(PCB)上，包括系統(tǒng)主板、電源板和面板。除電源部分外，系統(tǒng)所用的器件主要為貼片式元件，布線時采用自動布線和手動調(diào)整相結(jié)合的原則，元件調(diào)整主要考慮如何減小信號之間的干擾和提高信號的質(zhì)量。在進(jìn)行PCB上的元件分布和布線時主要作以下幾個方面的考慮。1．電源與接地的處理一般印刷電路板上出現(xiàn)的電磁干擾問題，通常都是各個電路模塊的信號通過電源和地線串繞，它不僅會造成電路工作不正常，嚴(yán)重影響波形，還會產(chǎn)生較強的電磁輻射。為了減小這些干擾，處理方法為：在印制電路板的電源輸入端跨接l0uF的鉭電解電容，在Vcc與電源地之間放置一個0.1uF的瓷片電容；電源線加粗，主線寬度達(dá)到60mil，支路采用40mil，在空余地方全部地網(wǎng)鋪銅的形式接地，將模擬地和數(shù)字地分開，然后在一點接地，避免互相干擾，為了減小模擬地和數(shù)字地之間的接觸電阻，采用去絲網(wǎng)加焊錫的方法來減小連接電阻。電源部分采用單獨的電路模塊，減小電源對電路的干擾。2．?dāng)?shù)?；旌想娐放c空余管腳的處理由于系統(tǒng)既有數(shù)字器件又有模擬器件，所以產(chǎn)生了很多數(shù)字信號和模擬信號?；旌闲盘栯娐稰CB的設(shè)計很復(fù)雜，元器件的布局、布線以及電源和地線的處理將直接影響到電路性能和電磁兼容性能。因此在進(jìn)行PCB設(shè)計時，在器件的布局上，遵循數(shù)字器件和模擬器件分開放置。信號線盡量走短、模擬器件的模擬地以最短距離到地的原則。本系統(tǒng)數(shù)字電路部分的多余輸入管腳閑置時，根據(jù)情況分別通過上拉電阻接電源或接地。3．PCB中的其它抗干擾措施布線盡量短，以減小對地的分布電容，而且其長短和走線方式盡量一致，以免造成各線阻抗差異過大，使信號達(dá)到終端時波形差異很大，形成非同步干擾。本板系統(tǒng)采用雙面走線，所以兩面的線盡量垂直，以防止總線間的電磁串?dāng)_。避免在高速器件DDS下方走線，以免把噪聲耦合至芯片內(nèi)部。其它單元電路和單片機(jī)單元電路要保持一定的距離，以免由于干擾引起單片機(jī)誤操作。在線路板的邊緣，信號線或電源線上的電流會產(chǎn)生更強的輻射，為了避免這種情況的發(fā)生，關(guān)鍵信號線不要太靠近線路板的邊緣。為了減小信號發(fā)生器的干擾，整個信號發(fā)生器系統(tǒng)采用SMT技術(shù)。信號發(fā)生器的幅度電位器和信號輸出端的引線采用屏蔽電纜，以減小干擾信號的影響。電路采用雙層板布線，信號線盡量走在正面，地線和電源線走在反面。第四章信號發(fā)生器軟件設(shè)計應(yīng)用系統(tǒng)中，系統(tǒng)軟件的設(shè)計是建立在具體硬件電路基礎(chǔ)之上，根據(jù)系統(tǒng)功能要求可靠地實現(xiàn)系統(tǒng)的各種功能。好的軟件設(shè)計能夠充分發(fā)揮微控制器的運算和邏輯控制功能，從而提高儀器的精度和使用的方便性。4．1系統(tǒng)編程語言和開發(fā)工具1．單片機(jī)開發(fā)應(yīng)用系統(tǒng)中，匯編語言作為傳統(tǒng)嵌入式系統(tǒng)的編程語言，己經(jīng)不能滿足實際需要，高級語言被逐漸引入，C語言就是其中之一。C語言是一種通用的計算機(jī)程序設(shè)計語言，它既有高級語言的各種特征，又能直接操作系統(tǒng)硬件。對于大多數(shù)5l系列單片機(jī)，C語言與使用匯編語言相比具有如下優(yōu)點：◆不需要了解處理器的指令集，也不必了解存儲器結(jié)構(gòu)；◆寄存器分配和尋址方式由編譯器進(jìn)行管理；◆指定操作的變量選擇組合提高了程序的可讀性；◆可使用與人的思維更相近的關(guān)鍵字和操作函數(shù)；◆程序的開發(fā)和調(diào)試時間大大縮短；◆C語言中的庫文件提供了許多標(biāo)準(zhǔn)的例程；◆可實現(xiàn)模塊化編程技術(shù)，從而可將己編制好的程序加入到新程序中；◆C語言可移植性好且非常普及。系統(tǒng)開發(fā)平臺是IDE集成開發(fā)環(huán)境，它集成了編輯器、編譯器、調(diào)試器，源程序編輯、編譯、下載、調(diào)試全部可以在一個環(huán)境下完成，使用極為便利。2．可編程邏輯器件(PLD—ProgrammableLogic