Chap.10工藝集成集成電路中的隔離1CMOS集成電路的工藝集成234雙極集成電路的工藝集成BiCMOS集成電路的工藝集成天津工業(yè)大學(xué)工藝集成：——運(yùn)用各類工藝形成電路結(jié)構(gòu)的制造過(guò)程CMOS集成電路的工藝集成雙極型集成電路的工藝集成BiCMOS集成電路的工藝集成天津工業(yè)大學(xué)§10.1集成電路中的隔離一.MOS集成電路中的隔離局部場(chǎng)氧化工藝（Localoxidationofsilicon，LOCOS）改進(jìn)的LOCOS工藝淺槽隔離（Shallowtrenchisolation，STI）CMOS自隔離及寄生MOS示意圖天津工業(yè)大學(xué)LOCOS掩模板曝光顯影刻蝕天津工業(yè)大學(xué)去膠隔離注入熱氧化刻蝕氮化硅天津工業(yè)大學(xué)LOCOS工藝的缺點(diǎn)1.鳥(niǎo)嘴的形成（Bird’sbeak）由于氧的橫向擴(kuò)散，硅的氧化反應(yīng)是各向同性的氧化物在氮化硅下面的生長(zhǎng)形成鳥(niǎo)嘴浪費(fèi)硅片的有效面積2.厚的氧化層造成表面凹凸不平，加重臺(tái)階覆蓋問(wèn)題天津工業(yè)大學(xué)改進(jìn)的LOCOS工藝回刻的LOCOS工藝側(cè)墻掩蔽的隔離工藝多晶硅緩沖層的LOCOS工藝（PBL）天津工業(yè)大學(xué)STI工藝流程掩模板光刻刻蝕形成淺槽天津工業(yè)大學(xué)SOI技術(shù)介質(zhì)隔離絕緣體上外延硅結(jié)合STI技術(shù)橫向和縱向的完全隔離工藝較復(fù)雜天津工業(yè)大學(xué)§10.2CMOS集成電路中的工藝集成MOS集成電路工藝的發(fā)展：70－80年代，nMOS為IC主流技術(shù)：多晶硅柵替代鋁柵，源漏自對(duì)準(zhǔn)結(jié)構(gòu)；離子注入技術(shù)提高溝道和源漏區(qū)摻雜的控制能力80年代之后，CMOS工藝成為IC主流技術(shù)：帶側(cè)墻的漏端輕摻雜結(jié)構(gòu)；自對(duì)準(zhǔn)硅化物技術(shù)；淺槽隔離技術(shù)；氮化二氧化硅柵介質(zhì)材料；暈環(huán)技術(shù)；雙摻雜多晶硅技術(shù)；化學(xué)機(jī)械拋光（CMP）；大馬士革鑲嵌工藝和銅互連技術(shù)今后發(fā)展趨勢(shì)：超薄SOICMOS器件，納米硅器件，雙柵器件等天津工業(yè)大學(xué)CMOS工藝中的基本模塊及對(duì)器件性能的影響CMOSIC中的阱:單阱（SingleWell）雙阱（TwinWell）自對(duì)準(zhǔn)雙阱（Self-alignedTwinWell）阱的制備工藝：高能離子注入高溫退火雜質(zhì)推進(jìn)天津工業(yè)大學(xué)單阱P阱CMOS（靜態(tài)邏輯電路）N阱CMOS（動(dòng)態(tài)邏輯電路）天津工業(yè)大學(xué)雙阱需要兩塊掩模版更平坦的表面先進(jìn)CMOSIC工藝中最常用的天津工業(yè)大學(xué)自對(duì)準(zhǔn)雙阱工藝優(yōu)點(diǎn)：只需要一塊掩模版，減少工藝成本缺點(diǎn)：硅片表面不平坦，影響后續(xù)的介質(zhì)淀積一般先離子注入形成N阱，因?yàn)镻在高溫下的擴(kuò)散比B慢，避免了氧化時(shí)雜質(zhì)的擴(kuò)散天津工業(yè)大學(xué)高k柵介質(zhì)及金屬柵器件尺寸縮小（<0.1um），氧化層厚度越來(lái)越薄，需要采用高k介質(zhì)代替SiO2作為柵介質(zhì)層保證儲(chǔ)存足夠的電荷來(lái)開(kāi)啟MOSFET，并有效防止隧穿及擊穿金屬柵具有更低的電阻率，能有效地提高器件的速度采用高k柵介質(zhì)和金屬柵是未來(lái)的一個(gè)發(fā)展方向天津工業(yè)大學(xué)CMOS集成電路中的源漏結(jié)構(gòu)源漏結(jié)構(gòu)及工藝的發(fā)展：蒸發(fā)或固相擴(kuò)散離子注入輕摻雜源漏結(jié)構(gòu)源漏擴(kuò)展結(jié)構(gòu)暈環(huán)結(jié)構(gòu)天津工業(yè)大學(xué)LDD工藝流程低劑量注入形成輕摻雜層淀積氮化硅層刻蝕氮化硅層形成側(cè)墻天津工業(yè)大學(xué)高劑量，高能量離子注入形成重?fù)诫s層退火驅(qū)進(jìn)形成源漏天津工業(yè)大學(xué)自對(duì)準(zhǔn)結(jié)構(gòu)和接觸天津工業(yè)大學(xué)CMOSIC工藝流程80年代主流工藝90年代主流工藝當(dāng)前主流工藝（見(jiàn)課件）天津工業(yè)大學(xué)§10.3雙極型集成電路的工藝集成平面雙極集成電路工藝：標(biāo)準(zhǔn)埋層雙極晶體管（SBC）收集區(qū)擴(kuò)散絕緣雙極晶體管（CDI）三擴(kuò)散層雙極晶體管（3D）SBC晶體管的結(jié)構(gòu)天津工業(yè)大學(xué)§10.4BiCMOS的工藝集成雙極集成電路優(yōu)點(diǎn):高速、驅(qū)動(dòng)能力強(qiáng)，適合于高精度模擬電路雙極集成電路缺點(diǎn)：功耗高，集成度低CMOS集成電路優(yōu)點(diǎn)：功耗低，高集成度CMOS集成電路缺點(diǎn)：速度低，驅(qū)動(dòng)能力差BiCMOS技術(shù)，利用CMOS器件制作高集成度、低功耗部分，利用雙極器件制作輸入和輸出部分或者高速部分天津工業(yè)大學(xué)以CMOS工藝為基礎(chǔ)的BiCMOS工藝以標(biāo)準(zhǔn)雙極工藝為基礎(chǔ)的雙阱BiCMOS工藝天津工業(yè)大學(xué)小結(jié)MOS集成電路中的隔離

LOCOS工藝，改進(jìn)的LOCOS工藝，淺槽隔離雙極型集成電路中的隔離

pn結(jié)隔離，深槽隔離CMOS集成電路中的基本模塊阱（單阱、雙阱、自對(duì)準(zhǔn)雙阱）柵電極（多晶硅柵、金屬柵和高k柵介質(zhì)層）源漏結(jié)構(gòu)（輕摻雜源漏結(jié)構(gòu)LDD）接觸層（自對(duì)準(zhǔn)硅化物工藝）天津工業(yè)大學(xué)COMS工藝流程80年代工藝（LOCOS、PSG回流、正膠光刻等）90年代工藝（外延硅、STI、LDD、CMP等）當(dāng)前主流工藝（SOIwith