7.3

可編程邏輯器件PLD7.3.1PLD概述7.3.2PLD電路表示法7.3.3可編程陣列邏輯(PAL)7.3.4通用陣列邏輯器件(GAL)7.3.5CPLD/FPGA7.3.1

可編程邏輯器件概述中小規(guī)模標(biāo)準(zhǔn)IC74/74HC/C4000軟件配置大規(guī)模ICCPU/DSP/ARM/MCS專用集成電路ASIC全定制/半定制可編程邏輯器件PLD一、數(shù)字集成電路分類:二、PLD的特點(diǎn)功能密度高設(shè)計(jì)方法靈活（自頂向下、HDL、IP核）先期投資少、風(fēng)險(xiǎn)小產(chǎn)品開發(fā)周期短在系統(tǒng)可編程特性可靠性高、保密性強(qiáng)三、PLD分類低密度PLD可編程陣列邏輯PAL通用陣列邏輯GAL高密度PLD復(fù)雜可編程邏輯器件CPLD現(xiàn)場可編程門陣列FPGA四、PLD器件設(shè)計(jì)流程設(shè)計(jì)準(zhǔn)備（系統(tǒng)規(guī)范，模塊設(shè)計(jì)）設(shè)計(jì)輸入原理圖輸入方式文本輸入方式(VHDL、VerilogHDL)功能仿真（前仿真）綜合適配（布局布線）時序仿真（后仿真）下載（編程）硬件測試五、世界主要PLD公司簡介公司名稱PLD開發(fā)系統(tǒng)主要產(chǎn)品Xilinx公司Altera公司Foundation,ISEMax+plus,QuartusFPGA/CPLDCPLD/FPGA主要廠商FPGA/CPLD產(chǎn)品市場份額兩大FPGA/CPLD廠商的代表產(chǎn)品六、面向PLD的EDA技術(shù)發(fā)展趨勢PLD芯片高、中、低檔產(chǎn)品齊全嵌入式系統(tǒng)（RAM/PLL/SOPC）完善的硬件測試技術(shù)內(nèi)部邏輯測試（嵌入式邏輯分析儀）JTAG邊界掃描測試高性能的EDA開發(fā)工具IP核的廣泛應(yīng)用系統(tǒng)級設(shè)計(jì)語言SystemC,SystemVerilog七、PLD應(yīng)用領(lǐng)域高速數(shù)字信信號處理無線通信領(lǐng)領(lǐng)域,如軟件無線線電視頻圖像處處理領(lǐng)域,如高清數(shù)字字電視(HDTV)軍事和航空空航天領(lǐng)域域,如雷達(dá)聲納納接口邏輯控控制器PCI、PS/2、USB等接口控制制器SDRAM、DDRSRAM接口控制器器電平轉(zhuǎn)換LVDS、TTL、COMS等八、EDA設(shè)計(jì)相關(guān)網(wǎng)網(wǎng)站設(shè)計(jì)網(wǎng)站Http://Http://九、常用FPGA/CPLD開發(fā)工具集成開發(fā)工工具Altera:Maxplus,QuartusXilinx:Foundation,ISEHDL綜合器Synopsys公司的FPGACompilerIISynplicity公司的SynplifyProHDL仿真器Mentor公司ModelSimAldec公司的Active-HDLCandece公司的Verilog-XL十、基于FPGA的嵌入式系系統(tǒng)Altera公司NIOSII/ARM9Xilinx公司MicroBlaze/PowerPC一個典型的的復(fù)雜應(yīng)用用系統(tǒng)采用了嵌入入式解決方方案的系統(tǒng)統(tǒng)一、基本門電路路的PLD表示法1.輸入緩緩沖器：2.與門門3或門7.3.2PLD的電電路表示法法二、PLD的基本結(jié)構(gòu)7.3.3可編程陣列列邏輯(PAL)或陣列（固固定）與陣列（可可編程）一、特點(diǎn)不能重復(fù)編編程輸出結(jié)構(gòu)固固定二、結(jié)構(gòu)圖圖三、用PAL實(shí)現(xiàn)邏輯函函數(shù)PAL器件件組組合合輸輸出出結(jié)結(jié)構(gòu)構(gòu)PAL器件件寄存存器器輸出出結(jié)結(jié)構(gòu)構(gòu)7.3.4通用用陣陣列列邏邏輯輯器器件件(GAL)或陣陣列列（（固固定定））與陣陣列列（（可可編編程程））一、、特特點(diǎn)點(diǎn)可重重復(fù)復(fù)編編程程輸出出可可重重新新組組態(tài)態(tài)二、、結(jié)結(jié)構(gòu)構(gòu)圖圖輸出出邏邏輯輯宏宏單單元元(OLMC)結(jié)構(gòu)構(gòu)通用用陣陣列列邏邏輯輯器器件件GAL組態(tài)態(tài)模模式式專用用組組合合輸輸出出及及專專用用輸輸入入模模式式三態(tài)態(tài)控控制制組組合合輸輸出出模模式式寄存存器器輸輸出出模模式式集成成密密度度高高宏單單元元組組態(tài)態(tài)靈靈活活多觸觸發(fā)發(fā)器器結(jié)結(jié)構(gòu)構(gòu)異步步時時鐘鐘和和時時鐘鐘選選擇擇異步步清清零零與與異異步步予予置置I/O端口口的的復(fù)復(fù)用用功功能能乘積積項(xiàng)項(xiàng)共共享享陣陣列列高速速度度、、低低功功耗耗高保保密密性性7.3.5CPLD/FPGAFPGA/CPLD結(jié)構(gòu)構(gòu)二維維的的邏邏輯輯塊塊陣陣列列（（邏邏輯輯單單元元））可編編程程的的輸輸入入/輸出出單單元元可編編程程的的互互連連資資源源MAX7000結(jié)構(gòu)構(gòu)框框圖圖MAXⅡ結(jié)構(gòu)構(gòu)框框圖圖宏單單元元FLEX10K邏輯輯結(jié)結(jié)構(gòu)構(gòu)FLEX10K邏輯輯單單元元LEFLEX10KI/OEFLEX10K嵌入入式式陣陣列列塊塊EABCycloneⅡ結(jié)構(gòu)構(gòu)圖CycloneⅡ邏輯輯單單元元LECycloneⅡLABCycloneⅡIOECycloneⅡCLOCKFPGA與CPLD的比比較較CPLD:邏輯輯宏宏單單元元規(guī)規(guī)模模大大PintoPin延遲遲時時間間可可預(yù)預(yù)測測非易易失失性性（（Flash、E2CMOS）保保密密性性好好互聯(lián)聯(lián)資資源源有有限限（（集集中中））功能能密密度度低低FPGA:邏輯輯功功能能塊塊規(guī)規(guī)模模小小，，資資源源可可充充分分利利用用PintoPin延遲遲時時間間不不預(yù)預(yù)測測易失失性性（（SRAM）保保密密性性差差互聯(lián)聯(lián)資資源源豐豐富富（（分分布布式式、、全全局局，，長長線線，，短短線線））功能能密密度度高高FPGA/CPLD芯片片選選型型參參考考CPLDorFPGAAlteraorXilinxAlteraCyclone系列列CycloneII系列列Stratix系列列StratixII系列列MAXII系列列XilinxSpartan3系列列Virtex系列列FPGA/CPLD的配配置置與與下下載載方式式典典型型應(yīng)應(yīng)用用主動動串串行行(AS)串行行配配置置芯芯片片EPCSJTAGCPLD、FPGA被動動串串行行(PS)CPU、FPGA下載載電電纜纜：：ByteBlasterⅡ（MV）并并口口下下載載電電纜纜MasterBlasterUSB下載載電電纜纜AS配置置圖圖AS配置置接接口口JTAG編程程JTAG配置置接接口口JTAG配置置串串行行器器件件被動動串串行行