數(shù)字電子技術(shù)基礎(chǔ)

1數(shù)字電子技術(shù)基礎(chǔ)1第3章

組合邏輯電路

2第3章

組合邏輯電路2第3章組合邏輯電路

概述3.1組合電路的基本分析方法和設(shè)計(jì)方法3.2

加法器和數(shù)值比較器3.3編碼器和譯碼器3.4數(shù)據(jù)選擇器和分配器3.5用中規(guī)模集成電路實(shí)現(xiàn)組合邏輯函數(shù)3.6只讀存儲(chǔ)器3.7組合電路中的競(jìng)爭(zhēng)冒險(xiǎn)3第3章組合邏輯電路概述3

一、組合邏輯電路的特點(diǎn)邏輯功能的特點(diǎn)：任意時(shí)刻的穩(wěn)定輸出僅僅取決于當(dāng)時(shí)的輸入信號(hào)，而與電路原來(lái)的狀態(tài)無(wú)關(guān)。組合邏輯電路的一般結(jié)構(gòu)如圖所示。組合邏輯電路的概述電路結(jié)構(gòu)的特點(diǎn)：

1、由門(mén)電路組合而成，不包含任何記憶元件；

2、信號(hào)是單向傳輸?shù)?，不存在輸出到輸入的反饋回路。組合邏輯電路I輸入I0In-1I1Y0Ym-1Y1Y輸出Y0=F0(I0,I1,…,In-1)Y1=F1(I0,I1,…,In-1)…Ym-1=Fm-1(I0,I1,…,In-1)數(shù)字邏輯電路分為組合邏輯電路和時(shí)序邏輯電路4一、組合邏輯電路的特點(diǎn)組合邏輯電路的概述電路結(jié)構(gòu)的特點(diǎn)

二、組合電路邏輯功能的表示方法用來(lái)表示邏輯函數(shù)的幾種方法——邏輯圖、真值表、卡諾圖、邏輯表達(dá)式及時(shí)間圖等，都可以用來(lái)表示組合電路的邏輯功能。三、組合邏輯電路的分類(lèi)

1、按照邏輯功能特點(diǎn)不同劃分：加法器、比較器、編碼器、譯碼器、數(shù)據(jù)選擇器和分配器、只讀存儲(chǔ)器等。

2、按照使用基本開(kāi)關(guān)元件不同劃分：CMOS、TTL等。

3、按照集成度不同劃分：SSI（SmallScaleIC，小規(guī)模集成電路

）、MSI（MediumScaleIC，中規(guī)模集成電路

）、LSI（LargeScaleIC，大規(guī)模集成電路

）、VLSI

（VeryLargeScaleIC，超大規(guī)模集成電路

）等。5二、組合電路邏輯功能的表示方法三、組合邏輯電路的分

3.1組合電路的基本分析方法和設(shè)計(jì)方法

一、分析方法①根據(jù)給定的邏輯圖寫(xiě)出輸出函數(shù)的邏輯表達(dá)式。②化簡(jiǎn)邏輯表達(dá)式，求出輸出函數(shù)的最簡(jiǎn)與或表達(dá)式。③列出輸出函數(shù)的真值表。④描述電路的邏輯功能。所謂組合邏輯電路的分析，就是根據(jù)給定的邏輯電路圖，求出電路的邏輯功能。

3.1.1組合電路的基本分析方法給定組合邏輯電路寫(xiě)輸出邏輯表達(dá)式化簡(jiǎn)分析其功能列出真值表分析其功能63.1組合電路的基本分析方法和設(shè)計(jì)方法一、分析方二、分析舉例：解：⑴、根據(jù)邏輯圖寫(xiě)輸出邏輯表達(dá)式并化簡(jiǎn)1：組合邏輯電路如圖，試分析其邏輯功能。⑵、根據(jù)邏輯表達(dá)式列真值表⑶、由真值表分析邏輯功能當(dāng)AB相同時(shí)，輸出為0當(dāng)AB相異時(shí)，輸出為1異或功能。&&&&YAB011000011011YA

B7二、分析舉例：解：⑴、根據(jù)邏輯圖寫(xiě)輸出邏輯表達(dá)式并化簡(jiǎn)1分析舉例2：分析圖中所示電路的邏輯功能，輸入信號(hào)A、B、C、D是一組二進(jìn)制代碼。&&&&&&&&&&&&ABCDY[解]1.逐級(jí)寫(xiě)輸出函數(shù)的邏輯表達(dá)式WX2.化簡(jiǎn)3.列真值表ABCDABCDYY000000010010001101000101011001111000100110101011110011011110111111111111000000004.功能說(shuō)明：當(dāng)輸入四位代碼中1的個(gè)數(shù)為奇數(shù)時(shí)輸出為1，為偶數(shù)時(shí)輸出為0—檢奇電路。8分析舉例2：分析圖中所示電路的邏輯功能，輸入信號(hào)A、B、C、解：⑴、根據(jù)邏輯圖寫(xiě)輸出邏輯表達(dá)式練習(xí)：1、組合邏輯電路如圖，試分析其邏輯功能。Y3≥1≥111ABCYY1Y2≥1⑵、化簡(jiǎn)邏輯表達(dá)式

電路的輸出Y只與輸入A、B有關(guān)，而與輸入C無(wú)關(guān)。Y和A、B的邏輯關(guān)系為與非運(yùn)算的關(guān)系。⑶、電路的邏輯功能9解：⑴、根據(jù)邏輯圖寫(xiě)輸出邏輯表達(dá)式練習(xí)：1、組合邏輯電路如圖2：試分析圖示電路的邏輯功能。解：第一步：由邏輯圖可以寫(xiě)輸出F的邏輯表達(dá)式為：102：試分析圖示電路的邏輯功能。解：10第二步：原式可變換為第四步：確定電路的邏輯功能。由真值表可知，三個(gè)變量輸入Ａ，Ｂ，Ｃ，只有兩個(gè)及兩個(gè)以上變量取值為1時(shí)，輸出才為1?？梢?jiàn)電路可實(shí)現(xiàn)多數(shù)表決邏輯功能。第三步：列出真值表如表所示。ABCF0000010000100111100010111101111111第二步：原式可變換為第四步：確定電路的邏輯功能。第三步：

3.1.2組合電路的基本設(shè)計(jì)方法

一、設(shè)計(jì)方法根據(jù)要求，設(shè)計(jì)出適合需要的組合邏輯電路應(yīng)該遵循的基本步驟，可以大致歸納如下：

1、進(jìn)行邏輯抽象①分析設(shè)計(jì)要求，確定輸入、輸出信號(hào)及它們之間的因果關(guān)系。②設(shè)定變量，即用英文字母表示有關(guān)輸入、輸出信號(hào)，表示輸入信號(hào)者稱(chēng)為輸入變量，有時(shí)也簡(jiǎn)稱(chēng)為變量，表示輸出信號(hào)者稱(chēng)為輸出變量，有時(shí)也稱(chēng)為輸出函數(shù)或簡(jiǎn)稱(chēng)函數(shù)。組合邏輯功輯電路的設(shè)計(jì)是根據(jù)給定的實(shí)際邏輯問(wèn)題，求出實(shí)現(xiàn)其邏輯功能的邏輯電路。123.1.2組合電路的基本設(shè)計(jì)方法③狀態(tài)賦值，即用0和1表示信號(hào)的有關(guān)狀態(tài)。④列真值表。根據(jù)因果關(guān)系，把變量的各種取值和相應(yīng)的函數(shù)值，以表格形式一一列出，而變量取值順序則常按二進(jìn)制數(shù)遞增排列，也可按循環(huán)碼排列。

2、進(jìn)行化簡(jiǎn)

①輸入變量比較少時(shí)，可以用卡諾圖化簡(jiǎn)。②輸入變量比較多用卡諾圖化簡(jiǎn)不方便時(shí)，可以用公式法化簡(jiǎn)。

3、畫(huà)邏輯圖①變換最簡(jiǎn)與或表達(dá)式，根據(jù)所用元器件(分立元件或集成芯片)的情況將函數(shù)式進(jìn)行化簡(jiǎn)。求出所需要的最簡(jiǎn)式。②根據(jù)最簡(jiǎn)式畫(huà)出邏輯圖。13③狀態(tài)賦值，即用0和1表示信號(hào)的有關(guān)狀態(tài)。13

二、設(shè)計(jì)舉例

例1：試設(shè)計(jì)一個(gè)三人多數(shù)表決電路，要求提案通過(guò)時(shí)輸出為1，否則為0。

解：分析：“多數(shù)表決電路”是按照少數(shù)服從多數(shù)的原則對(duì)某項(xiàng)決議進(jìn)行表決，確定是否通過(guò)。

令邏輯變量A、B、C——分別代表參加表決的3個(gè)成員，并約定邏輯變量取值為0表示反對(duì)，取值為1表示贊成；

邏輯函數(shù)Y——表示表決結(jié)果。Y取值為0表示決議被否定，Y取值為1表示決議通過(guò)。按照少數(shù)服從多數(shù)的原則可知，函數(shù)和變量的關(guān)系是：當(dāng)3個(gè)變量A、B、C中有2個(gè)或2個(gè)以上取值為1時(shí)，函數(shù)Y的值為1，其他情況下函數(shù)Y的值為0。14二、設(shè)計(jì)舉例例1：試設(shè)計(jì)一個(gè)三人多數(shù)表決電路，要求1、列真值表2、由真值表可寫(xiě)出：Y(A,B,C)=∑m(3,5,6,7)11100001BC0001111001AY3、填卡諾圖化簡(jiǎn)邏輯函數(shù)00010111000001010011100101110111YABC

4、輸出函數(shù)式Y(jié)=AB+BC+AC5、用與門(mén)、或門(mén)設(shè)計(jì)電路6、用與非門(mén)設(shè)計(jì)電路

思考：若只用二輸入與非門(mén)設(shè)計(jì)電路，如何畫(huà)邏輯圖？提示：的形式畫(huà)邏輯圖。將函數(shù)式化為&&≥1ABCY&&&ABCY&&151、列真值表2、由真值表可寫(xiě)出：Y(A,B,C)=∑m(3,首先確定輸入變量：設(shè)：A,B,C為輸入變量分別代表參加表決的邏輯變量，Y為輸出變量，表示輸出結(jié)果。

規(guī)定：A,B,C為1表示贊成，為0表示反對(duì)。Y=1表示通過(guò)，Y=0表示反對(duì)。ABAC第二步：函數(shù)化簡(jiǎn)第三步：畫(huà)邏輯電路圖解：第一步：列真值表真值表ABCY00000010010001101000101111011111ABCY&&&

例2：設(shè)計(jì)一個(gè)三變量表決器，其中A具有否決權(quán)。BCA000111100111116首先確定輸入變量：設(shè)：A,B,C為輸入變量分別代表參加表

例3：設(shè)計(jì)一個(gè)樓上、樓下開(kāi)關(guān)的控制邏輯電路來(lái)控制樓梯上的路燈，使之在上樓前，用樓下開(kāi)關(guān)打開(kāi)電燈，上樓后，用樓上開(kāi)關(guān)關(guān)滅電燈；或者在下樓前，用樓上開(kāi)關(guān)打開(kāi)電燈，下樓后，用樓下開(kāi)關(guān)關(guān)滅電燈。

解：設(shè)定變量和狀態(tài)賦值：設(shè)樓上開(kāi)關(guān)為A，樓下開(kāi)關(guān)為B，燈泡為Y。并設(shè)A、B閉合時(shí)為1，斷開(kāi)時(shí)為0；燈亮?xí)rY為1，燈滅時(shí)Y為0。

列真值表：根據(jù)邏輯要求列出真值表如下。

邏輯表達(dá)式：由真值表得邏輯邏輯表達(dá)式已為最簡(jiǎn)與或表達(dá)式ABY00001110111017例3：設(shè)計(jì)一個(gè)樓上、樓下開(kāi)關(guān)的控制邏輯電路來(lái)控制樓梯上的畫(huà)邏輯電路圖：用與非門(mén)實(shí)現(xiàn)用異或門(mén)實(shí)現(xiàn)18畫(huà)邏輯電路圖：用與非門(mén)實(shí)現(xiàn)用異或門(mén)實(shí)現(xiàn)18

例4：設(shè)計(jì)一個(gè)路燈控制電路，要求實(shí)現(xiàn)的功能是：當(dāng)總電源開(kāi)關(guān)閉合時(shí)，安裝在三個(gè)不同地方的三個(gè)開(kāi)關(guān)都能獨(dú)立地將燈打開(kāi)或熄滅；當(dāng)總電源開(kāi)關(guān)斷開(kāi)時(shí)，路燈不亮。

解：⑴邏輯抽象①輸入、輸出信號(hào)：輸入信號(hào)是四個(gè)開(kāi)關(guān)的狀態(tài)，輸出信號(hào)是路燈的亮、滅。②設(shè)定變量用S表示總電源開(kāi)關(guān)，用A、B、C表示安裝在三個(gè)不同地方的分開(kāi)關(guān)，用Y表示路燈。③狀態(tài)賦值：用0表示開(kāi)關(guān)斷開(kāi)和燈滅，用1表示開(kāi)關(guān)閉合和燈亮。19例4：設(shè)計(jì)一個(gè)路燈控制電路，要求實(shí)現(xiàn)的功能是：當(dāng)總電④列真值表：由題意不難理解，一般地說(shuō)，四個(gè)開(kāi)關(guān)是不會(huì)在同一時(shí)刻動(dòng)作的，反映在真值表中任何時(shí)刻都只會(huì)有一個(gè)變量改變?nèi)≈?，因此按循環(huán)碼排列變量S、A、B、C的取值較好，如右表所示。00000000101010100000000100110010011001110101010011001101111111101010101110011000YSABC⑵進(jìn)行化簡(jiǎn)由下圖所示Y的卡諾圖可得101001010000000

0BC10110001SA0001111020④列真值表：由題意不難理解，一般地說(shuō)，四個(gè)開(kāi)關(guān)是不會(huì)在同⑶畫(huà)邏輯圖用異或門(mén)和與門(mén)實(shí)現(xiàn)。①變換表達(dá)式

②邏輯圖：如下圖所示。＝1＝1&ABCSY21⑶畫(huà)邏輯圖②邏輯圖：如下圖所示。＝1＝1&AB練習(xí)：設(shè)計(jì)一個(gè)監(jiān)視交通信號(hào)燈工作狀態(tài)的邏輯電路。正常情況下，紅、黃、綠燈只有一個(gè)亮，否則視為故障狀態(tài)，發(fā)出報(bào)警信號(hào)，提醒有關(guān)人員修理。[解]

1.邏輯抽象輸入變量：1--亮0--滅輸出變量：R（紅）Y（黃）G（綠）Z（有無(wú)故障）1--有0--無(wú)列真值表RYGZ000001010011100101110111100101112.卡諾圖化簡(jiǎn)RYG01000111101111122練習(xí)：設(shè)計(jì)一個(gè)監(jiān)視交通信號(hào)燈工作狀態(tài)的邏輯電路。正常情況下練習(xí)：設(shè)計(jì)一個(gè)監(jiān)視交通信號(hào)燈工作狀態(tài)的邏輯電路。正常情況下，紅、黃、綠只有一個(gè)亮，否則視為故障狀態(tài)，發(fā)出報(bào)警信號(hào)，提醒有關(guān)人員修理。[解]3.畫(huà)邏輯圖&1&&&11≥1RGYZ23練習(xí)：設(shè)計(jì)一個(gè)監(jiān)視交通信號(hào)燈工作狀態(tài)的邏輯電路。正常情況下，作業(yè)題P225題3.1(a)P226題3.524作業(yè)題243.2加法器和數(shù)值比較器3.2.1加法器一、半加器和全加器1.半加器（HalfAdder）兩個(gè)

1位二進(jìn)制數(shù)相加，不考慮來(lái)自低位的進(jìn)位。0001101100101001真值表函數(shù)式Ai+Bi=Si

(和)Ci(進(jìn)位)253.2加法器和數(shù)值比較器3.2.1加法器一、半加器邏輯圖曾用符號(hào)國(guó)標(biāo)符號(hào)半加器（HalfAdder）Si&AiBi=1CiΣCOSiAiBiCiHASiAiBiCi函數(shù)式26邏曾國(guó)半加器（HalfAdder）Si&AiBi=1Ci2.全加器（FullAdder）兩個(gè)

1位二進(jìn)制數(shù)相加，考慮來(lái)自低位的進(jìn)位。Ai+Bi

+Ci-1(來(lái)自低位進(jìn)位)

=Si

(和)

Ci

(向高位進(jìn)位)1011---A1110---B+--來(lái)自低位進(jìn)位100101111真值表標(biāo)準(zhǔn)與或式AiBiCi-1000001010011100101110111SiCiAiBiCi-1SiCi0010100110010111---S高位進(jìn)位←272.全加器（FullAdder）兩個(gè)1位二進(jìn)制數(shù)相卡諾圖全加器（FullAdder）AiBiCi-101000111101111SiAiBiCi-101000111101111Ci圈

“0

”最簡(jiǎn)與或式圈

“1

”28卡諾圖全加器（FullAdder）AiBiCi-1010邏輯圖(a)用與門(mén)、或門(mén)和非門(mén)實(shí)現(xiàn)曾用符號(hào)國(guó)標(biāo)符號(hào)ΣCOCISiAiBiCi-1CiFASiAiBiCi-1Ci&&&&&&&≥1111AiSiCiBiCi-1≥129邏輯圖(a)用與門(mén)、或門(mén)和非門(mén)實(shí)現(xiàn)曾用符號(hào)國(guó)標(biāo)符號(hào)ΣCOC(b)用與或非門(mén)和非門(mén)實(shí)現(xiàn)&≥1&≥1111CiSiAiBiCi-130(b)用與或非門(mén)和非門(mén)實(shí)現(xiàn)&≥1&≥1111CiSiAiB3.集成全加器TTL：74LS183CMOS：C661雙全加器74LS183VCC2Ai2Bi

2Ci-12Ci2Si

VCC2A2B2CIn

2COn+12F1A1B1CIn1FGND1Ai1Bi1Ci-11Si地1Ci1234567141312111098C661VDD2Ai2Bi

2Ci-11Ci1Si

2Si

1Ci-12Ci

1Ai1Bi

VSS313.集成全加器TTL：74LS183CMOS：C661雙全二、加法器（Adder）實(shí)現(xiàn)多位二進(jìn)制數(shù)相加的電路1.四位串行進(jìn)位加法器特點(diǎn)：電路簡(jiǎn)單，連接方便速度低=4tpdtpd

—1位全加器的平均傳輸延遲時(shí)間C0S0B0A0C0-1COSCIC1S1B1A1COSCIC2S2B2A2COSCIC3S3B3A3COSCI32二、加法器（Adder）實(shí)現(xiàn)多位二進(jìn)制1.四位串行進(jìn)位加2.超前進(jìn)位加法器

作加法運(yùn)算時(shí)，各位數(shù)的進(jìn)位信號(hào)由輸入二進(jìn)制數(shù)直接產(chǎn)生。…特點(diǎn)優(yōu)點(diǎn)：速度快缺點(diǎn)：電路比較復(fù)雜332.超前進(jìn)位加法器作加法運(yùn)算時(shí)，各位數(shù)的進(jìn)《邏輯結(jié)構(gòu)示意圖》超前進(jìn)位電路ΣS3ΣS2ΣS1ΣS0C3A3B3A2B2A1B1A0B0C0-1CICICICI34《邏輯結(jié)構(gòu)示意圖》超前進(jìn)位電路ΣS3ΣS2ΣS1ΣS3.2.2數(shù)值比較器（DigitalComparator）一、1位數(shù)值比較器00011011010001100010真值表函數(shù)式邏輯圖—用與非門(mén)和非門(mén)實(shí)現(xiàn)AiBiLiGiMiLi(A>B)Gi(A=B)Mi(A<B)=Ai⊙Bi1位比較器AiBiAi&1&1&BiMiGiLi353.2.2數(shù)值比較器（DigitalCompar二、4位數(shù)值比較器A=A3A2A1A0A>BL=1A=BM=1A<BG=1真值表比較輸入輸出A3

B3A2

B2A1

B1A0B0

LGM>100=>100==>100===>100====010<001=<001==<001===<001B=B3B2B1B0LGM4位數(shù)值比較器A3B3A2B2

A1B1A0B036二、4位數(shù)值比較器A=A3A2A1A0A>BL=G=(A3⊙B3)(A2⊙B2)(A1⊙B1)(A0⊙B0)&&1&1&&1&1&&1&1&≥1

≥1&1&1&≥1

≥1

MLGA2A1B3A3B2B1B0≥1

A04位數(shù)值比較器M=A3B3+(A3⊙B3)A2B2+(A3⊙B3)(A2⊙B2)A1B1+

(A3⊙B3)(A2⊙B2)(A1⊙B1)A0B01位數(shù)值比較器AiMiBiAi⊙BiAiBiLiGiAiBi&1&1&L=

MG=M+G37G=(A3⊙B3)(A2⊙B2)&&1&1&&1&1&&擴(kuò)展：級(jí)聯(lián)輸入

集成數(shù)值比較器

74LS85(TTL)

兩片4位數(shù)值比較器74LS85

A<BA=BA>B74LS85

A<BA=BA>BVCCA3

B2

A2

A1

B1

A0

B0B3

A<BA=BA>B

FA>BFA=BFA<B地12345678161514131211109748574LS85比較輸出1→8位數(shù)值比較器低位比較結(jié)果高位比較結(jié)果

FA<B

FA=B

FA>B

FA<B

FA=BFA>BB7

A7

B6

A6

B5

A5

B4

A4B3

A3

B2

A2

B1

A1

B0

A038擴(kuò)展：級(jí)集成數(shù)值比較器兩片4位數(shù)值比較器74比較輸入級(jí)聯(lián)輸入輸出A3B3A2B2A1B1A0B0A<BA=BA>BFA<BFA=BFA>B>001=>001==>001===>001====001001====010010====100100<100=<100

《4位集成數(shù)值比較器的真值表》級(jí)聯(lián)輸入：供擴(kuò)展使用，一般接低位芯片的比較輸出，即接低位芯片的FA<B

、FA=B

、FA>B

。=====<<11000039比較輸入級(jí)聯(lián)輸入輸出A3B3A2B2A1B1CMOS芯片設(shè)置A>B只是為了電路對(duì)稱(chēng)，不起判斷作用B7

A7

B6

A6

B5

A5

B4

A4

FA<BFA=BFA>BCC14585

A<BA=BA>BB3

A3

B2

A2

B1

A1

B0

A0

FA<BFA=BFA>BCC14585

A<BA=BA>B

集成數(shù)值比較器CC15485(CMOS)擴(kuò)展：

兩片4位→8位VDDA3

B3

FA>B

FA<B

B0

A0

B1B2

A2

FA=BA>BA<BA=BA1VSS12345678161514131211109CC14585

C6631低位比較結(jié)果高位比較結(jié)果140CMOS芯片設(shè)置A>B只是為了電路對(duì)稱(chēng)，不起判斷作3.3編碼器和譯碼器3.3.1編碼器（Encoder）編碼：用文字、符號(hào)或者數(shù)字表示特定對(duì)象的過(guò)程（用二進(jìn)制代碼表示不同事物）二進(jìn)制編碼器二—十進(jìn)制編碼器分類(lèi)：普通編碼器優(yōu)先編碼器2n→n10→4或Y1I1編碼器Y2YmI2In代碼輸出信息輸入編碼器框圖413.3編碼器和譯碼器3.3.1編碼器（Enc一、二進(jìn)制編碼器用n

位二進(jìn)制代碼對(duì)N=2n

個(gè)信號(hào)進(jìn)行編碼的電路3位二進(jìn)制編碼器(8線-3線)編碼表函數(shù)式Y(jié)2=I4

+

I5

+

I6+

I7Y1

=I2

+

I3+

I6

+

I7Y0=I1

+

I3+

I5

+

I7輸入輸出

I0I7是一組互相排斥的輸入變量，任何時(shí)刻只能有一個(gè)端輸入有效信號(hào)。輸入輸出00000101001

11001011

101

1

1Y2

Y1

Y0I0I1I2I3I4I5I6I73位二進(jìn)制編碼器I0I1I6I7Y2Y1Y0I2I4I5I342一、二進(jìn)制編碼器用n位二進(jìn)制代碼對(duì)N=2n個(gè)信號(hào)函數(shù)式邏輯圖—用或門(mén)實(shí)現(xiàn)—用與非門(mén)實(shí)現(xiàn)Y0

Y1

Y2≥1≥1≥1I7

I6

I5

I4

I3I2

I1I0

&&&Y0

Y1

Y243函數(shù)式邏輯圖—用或門(mén)實(shí)現(xiàn)—用與非門(mén)實(shí)現(xiàn)Y0優(yōu)先編碼：允許幾個(gè)信號(hào)同時(shí)輸入，但只對(duì)優(yōu)先級(jí)別最高的進(jìn)行編碼。優(yōu)先順序：I7I0編碼表輸入輸出

I7I6

I5I4

I3

I2I1

I0Y2Y1

Y01

11101

11000

1

101000

11000000

101100000

1010000000

10010000000

1000函數(shù)式Y(jié)2=I7

+

I6

+

I5

+

I42.3位二進(jìn)制優(yōu)先編碼器Y1=I7+I6+I5I4I3+I5I4I2Y0=I7+I6I5+I6I4I3

+I6I4I2I144優(yōu)先編碼：允許幾個(gè)信號(hào)同時(shí)輸入，但只對(duì)優(yōu)先級(jí)別最高編碼表輸輸入輸出為原變量邏輯圖輸入輸出為反變量Y2Y1Y0≥1≥1≥1&&111111111111111I7I6I5I4I3I2I1I045輸入邏輸入Y2Y1Y0≥1≥1≥1&&11111111111用4位二進(jìn)制代碼對(duì)0~9

十個(gè)信號(hào)進(jìn)行編碼的電路1.8421BCD編碼器2.8421BCD優(yōu)先編碼器3.集成10線-4線優(yōu)先編碼器（7414774LS147）三、幾種常用編碼1.二-十進(jìn)制編碼8421碼余3碼2421碼5211碼余3循環(huán)碼右移循環(huán)碼循環(huán)碼（反射碼或格雷碼）ISO碼ANSCII（ASCII）碼二、二-十進(jìn)制編碼器2.其它二-十進(jìn)制編碼器I0I2I4I6I8I1I3I5I7I9Y0Y1Y2Y346用4位二進(jìn)制代碼對(duì)0~9十個(gè)信號(hào)進(jìn)行編碼的電路13.3.2譯碼器（Decoder）編碼的逆過(guò)程，將二進(jìn)制代碼翻譯為原來(lái)的含義一、二進(jìn)制譯碼器(BinaryDecoder)

輸入n位二進(jìn)制代碼如：2線—4線譯碼器3線—8線譯碼器4線—16線譯碼器A0Y0A1An-1Y1Ym-1二進(jìn)制譯碼器……輸出m個(gè)信號(hào)m=2n473.3.2譯碼器（Decoder）編碼的逆過(guò)程，將二進(jìn)1.三位二進(jìn)制譯碼器(3線–8線)真值表函數(shù)式A0Y0A1A2Y1Y73位二進(jìn)制譯碼器…00000001

00000010000001000000100000010000001000000100000010000000000001010011100101110111481.三位二進(jìn)制譯碼器(3線–8線)真值表函數(shù)式A3線-8線譯碼器邏輯圖000—輸出低電平有效工作原理：11111101&Y7&Y6&Y5&Y4&Y3&Y2&Y1&Y0A2A2A1A1A0A0111111A2A1A000111110111010101111110111110111110011111011101111111101101101111111101111111493線-8線譯碼器邏輯圖000—輸出低電平有效工作原2.集成3線–8線譯碼器

--74LS138引腳排列圖功能示意圖輸入選通控制端芯片禁止工作芯片正常工作VCC地1324567816151413121110974LS138Y0Y1Y2Y3Y4Y5Y6A0A1A2S3S2S1Y774LS138Y0Y1Y2Y3Y4Y5Y6A0A1A2S3S2S1Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2STBSTCSTAY7502.集成3線–8線譯碼器--74LS138引3.二進(jìn)制譯碼器的級(jí)聯(lián)兩片3線–8線4線-16線Y0Y7Y8Y1574LS138Y0Y1Y2Y3Y4Y5Y6A0A1A2STBSTCSTA高位Y7A0

A1

A2

A3

74LS138Y0Y1Y2Y3Y4Y5Y6A0A1A2STBSTCSTA低位Y710工作禁止有輸出無(wú)輸出1禁止工作無(wú)輸出有輸出07815513.二進(jìn)制譯碼器的級(jí)聯(lián)兩片3線–8線4線-16三片3線-8線5線-24線（1）（2）（3）輸出工

禁禁禁

工

禁禁禁

工00011011禁禁禁全為174LS138(1)Y0Y1Y2Y3Y4Y5Y6A0A1A2STBSTCSTAY0Y7Y774LS138(3)Y0Y1Y2Y3Y4Y5Y6A0A1A2STBSTCSTAY16Y7Y2374LS138(2)Y0Y1Y2Y3Y4Y5Y6A0A1A2STBSTCSTAY8Y7Y15A0A1A2A3A4………………152三片3線-8線5線-24線（1）（2）（3）功能特點(diǎn)：輸出端提供全部最小項(xiàng)電路特點(diǎn)：與門(mén)(原變量輸出)與非門(mén)(反變量輸出)4.二進(jìn)制譯碼器的主要特點(diǎn)二、二-十進(jìn)制譯碼器(Binary-CodedDecimalDecoder)將BCD

碼翻譯成對(duì)應(yīng)的十個(gè)輸出信號(hào)集成4線–10線譯碼器：744274LS4253功能特點(diǎn)：輸出端提供全部最小項(xiàng)電路特點(diǎn)：與門(mén)(原變量輸出)與半導(dǎo)體顯示(LED)液晶顯示(LCD)共陽(yáng)極每字段是一只發(fā)光二極管三、顯示譯碼器數(shù)碼顯示器aebcfgdabcdefgR+5VYaA3A2A1A0+VCC+VCC顯示譯碼器共陽(yáng)YbYcYdYeYfYg00000000001000100101001111001001000110100010101100111100010010000110100110001001000010000000111100000000000100—低電平驅(qū)動(dòng)Ya54半導(dǎo)體顯示(LED)液晶顯示(LCD)共陽(yáng)極每字段是一只三、驅(qū)動(dòng)共陽(yáng)極數(shù)碼管的電路Ya圈零：55驅(qū)動(dòng)共陽(yáng)極數(shù)碼管的電路Ya圈零：55A3A2A1A0YfYeYdYcYbYaYgYa圈1：Ya=A2A1A0+A3A2A1A0=A2A1A0+A3A2A1A0=A2A1A0·A3A2A1A056A3A2A1A0YfYeYdYcYbYaYgYa圈1：Ya=共陰極abcdefgR+5VYaA3A2A1A0+VCC顯示譯碼器共陰YbYcYdYeYfYg—高電平驅(qū)動(dòng)00001111110000100100110000110110100110100010101100111100010011111001011001110110111011111111000011111111111011aebcfgd57共陰極abcdefgR+5VYaA3A2A1A0+VCC顯數(shù)字電子技術(shù)基礎(chǔ)

58數(shù)字電子技術(shù)基礎(chǔ)1第3章

組合邏輯電路

59第3章

組合邏輯電路2第3章組合邏輯電路

概述3.1組合電路的基本分析方法和設(shè)計(jì)方法3.2

加法器和數(shù)值比較器3.3編碼器和譯碼器3.4數(shù)據(jù)選擇器和分配器3.5用中規(guī)模集成電路實(shí)現(xiàn)組合邏輯函數(shù)3.6只讀存儲(chǔ)器3.7組合電路中的競(jìng)爭(zhēng)冒險(xiǎn)60第3章組合邏輯電路概述3

一、組合邏輯電路的特點(diǎn)邏輯功能的特點(diǎn)：任意時(shí)刻的穩(wěn)定輸出僅僅取決于當(dāng)時(shí)的輸入信號(hào)，而與電路原來(lái)的狀態(tài)無(wú)關(guān)。組合邏輯電路的一般結(jié)構(gòu)如圖所示。組合邏輯電路的概述電路結(jié)構(gòu)的特點(diǎn)：

1、由門(mén)電路組合而成，不包含任何記憶元件；

2、信號(hào)是單向傳輸?shù)?，不存在輸出到輸入的反饋回路。組合邏輯電路I輸入I0In-1I1Y0Ym-1Y1Y輸出Y0=F0(I0,I1,…,In-1)Y1=F1(I0,I1,…,In-1)…Ym-1=Fm-1(I0,I1,…,In-1)數(shù)字邏輯電路分為組合邏輯電路和時(shí)序邏輯電路61一、組合邏輯電路的特點(diǎn)組合邏輯電路的概述電路結(jié)構(gòu)的特點(diǎn)

二、組合電路邏輯功能的表示方法用來(lái)表示邏輯函數(shù)的幾種方法——邏輯圖、真值表、卡諾圖、邏輯表達(dá)式及時(shí)間圖等，都可以用來(lái)表示組合電路的邏輯功能。三、組合邏輯電路的分類(lèi)

1、按照邏輯功能特點(diǎn)不同劃分：加法器、比較器、編碼器、譯碼器、數(shù)據(jù)選擇器和分配器、只讀存儲(chǔ)器等。

2、按照使用基本開(kāi)關(guān)元件不同劃分：CMOS、TTL等。

3、按照集成度不同劃分：SSI（SmallScaleIC，小規(guī)模集成電路

）、MSI（MediumScaleIC，中規(guī)模集成電路

）、LSI（LargeScaleIC，大規(guī)模集成電路

）、VLSI

（VeryLargeScaleIC，超大規(guī)模集成電路

）等。62二、組合電路邏輯功能的表示方法三、組合邏輯電路的分

3.1組合電路的基本分析方法和設(shè)計(jì)方法

一、分析方法①根據(jù)給定的邏輯圖寫(xiě)出輸出函數(shù)的邏輯表達(dá)式。②化簡(jiǎn)邏輯表達(dá)式，求出輸出函數(shù)的最簡(jiǎn)與或表達(dá)式。③列出輸出函數(shù)的真值表。④描述電路的邏輯功能。所謂組合邏輯電路的分析，就是根據(jù)給定的邏輯電路圖，求出電路的邏輯功能。

3.1.1組合電路的基本分析方法給定組合邏輯電路寫(xiě)輸出邏輯表達(dá)式化簡(jiǎn)分析其功能列出真值表分析其功能633.1組合電路的基本分析方法和設(shè)計(jì)方法一、分析方二、分析舉例：解：⑴、根據(jù)邏輯圖寫(xiě)輸出邏輯表達(dá)式并化簡(jiǎn)1：組合邏輯電路如圖，試分析其邏輯功能。⑵、根據(jù)邏輯表達(dá)式列真值表⑶、由真值表分析邏輯功能當(dāng)AB相同時(shí)，輸出為0當(dāng)AB相異時(shí)，輸出為1異或功能。&&&&YAB011000011011YA

B64二、分析舉例：解：⑴、根據(jù)邏輯圖寫(xiě)輸出邏輯表達(dá)式并化簡(jiǎn)1分析舉例2：分析圖中所示電路的邏輯功能，輸入信號(hào)A、B、C、D是一組二進(jìn)制代碼。&&&&&&&&&&&&ABCDY[解]1.逐級(jí)寫(xiě)輸出函數(shù)的邏輯表達(dá)式WX2.化簡(jiǎn)3.列真值表ABCDABCDYY000000010010001101000101011001111000100110101011110011011110111111111111000000004.功能說(shuō)明：當(dāng)輸入四位代碼中1的個(gè)數(shù)為奇數(shù)時(shí)輸出為1，為偶數(shù)時(shí)輸出為0—檢奇電路。65分析舉例2：分析圖中所示電路的邏輯功能，輸入信號(hào)A、B、C、解：⑴、根據(jù)邏輯圖寫(xiě)輸出邏輯表達(dá)式練習(xí)：1、組合邏輯電路如圖，試分析其邏輯功能。Y3≥1≥111ABCYY1Y2≥1⑵、化簡(jiǎn)邏輯表達(dá)式

電路的輸出Y只與輸入A、B有關(guān)，而與輸入C無(wú)關(guān)。Y和A、B的邏輯關(guān)系為與非運(yùn)算的關(guān)系。⑶、電路的邏輯功能66解：⑴、根據(jù)邏輯圖寫(xiě)輸出邏輯表達(dá)式練習(xí)：1、組合邏輯電路如圖2：試分析圖示電路的邏輯功能。解：第一步：由邏輯圖可以寫(xiě)輸出F的邏輯表達(dá)式為：672：試分析圖示電路的邏輯功能。解：10第二步：原式可變換為第四步：確定電路的邏輯功能。由真值表可知，三個(gè)變量輸入Ａ，Ｂ，Ｃ，只有兩個(gè)及兩個(gè)以上變量取值為1時(shí)，輸出才為1?？梢?jiàn)電路可實(shí)現(xiàn)多數(shù)表決邏輯功能。第三步：列出真值表如表所示。ABCF0000010000100111100010111101111168第二步：原式可變換為第四步：確定電路的邏輯功能。第三步：

3.1.2組合電路的基本設(shè)計(jì)方法

一、設(shè)計(jì)方法根據(jù)要求，設(shè)計(jì)出適合需要的組合邏輯電路應(yīng)該遵循的基本步驟，可以大致歸納如下：

1、進(jìn)行邏輯抽象①分析設(shè)計(jì)要求，確定輸入、輸出信號(hào)及它們之間的因果關(guān)系。②設(shè)定變量，即用英文字母表示有關(guān)輸入、輸出信號(hào)，表示輸入信號(hào)者稱(chēng)為輸入變量，有時(shí)也簡(jiǎn)稱(chēng)為變量，表示輸出信號(hào)者稱(chēng)為輸出變量，有時(shí)也稱(chēng)為輸出函數(shù)或簡(jiǎn)稱(chēng)函數(shù)。組合邏輯功輯電路的設(shè)計(jì)是根據(jù)給定的實(shí)際邏輯問(wèn)題，求出實(shí)現(xiàn)其邏輯功能的邏輯電路。693.1.2組合電路的基本設(shè)計(jì)方法③狀態(tài)賦值，即用0和1表示信號(hào)的有關(guān)狀態(tài)。④列真值表。根據(jù)因果關(guān)系，把變量的各種取值和相應(yīng)的函數(shù)值，以表格形式一一列出，而變量取值順序則常按二進(jìn)制數(shù)遞增排列，也可按循環(huán)碼排列。

2、進(jìn)行化簡(jiǎn)

①輸入變量比較少時(shí)，可以用卡諾圖化簡(jiǎn)。②輸入變量比較多用卡諾圖化簡(jiǎn)不方便時(shí)，可以用公式法化簡(jiǎn)。

3、畫(huà)邏輯圖①變換最簡(jiǎn)與或表達(dá)式，根據(jù)所用元器件(分立元件或集成芯片)的情況將函數(shù)式進(jìn)行化簡(jiǎn)。求出所需要的最簡(jiǎn)式。②根據(jù)最簡(jiǎn)式畫(huà)出邏輯圖。70③狀態(tài)賦值，即用0和1表示信號(hào)的有關(guān)狀態(tài)。13

二、設(shè)計(jì)舉例

例1：試設(shè)計(jì)一個(gè)三人多數(shù)表決電路，要求提案通過(guò)時(shí)輸出為1，否則為0。

解：分析：“多數(shù)表決電路”是按照少數(shù)服從多數(shù)的原則對(duì)某項(xiàng)決議進(jìn)行表決，確定是否通過(guò)。

令邏輯變量A、B、C——分別代表參加表決的3個(gè)成員，并約定邏輯變量取值為0表示反對(duì)，取值為1表示贊成；

邏輯函數(shù)Y——表示表決結(jié)果。Y取值為0表示決議被否定，Y取值為1表示決議通過(guò)。按照少數(shù)服從多數(shù)的原則可知，函數(shù)和變量的關(guān)系是：當(dāng)3個(gè)變量A、B、C中有2個(gè)或2個(gè)以上取值為1時(shí)，函數(shù)Y的值為1，其他情況下函數(shù)Y的值為0。71二、設(shè)計(jì)舉例例1：試設(shè)計(jì)一個(gè)三人多數(shù)表決電路，要求1、列真值表2、由真值表可寫(xiě)出：Y(A,B,C)=∑m(3,5,6,7)11100001BC0001111001AY3、填卡諾圖化簡(jiǎn)邏輯函數(shù)00010111000001010011100101110111YABC

4、輸出函數(shù)式Y(jié)=AB+BC+AC5、用與門(mén)、或門(mén)設(shè)計(jì)電路6、用與非門(mén)設(shè)計(jì)電路

思考：若只用二輸入與非門(mén)設(shè)計(jì)電路，如何畫(huà)邏輯圖？提示：的形式畫(huà)邏輯圖。將函數(shù)式化為&&≥1ABCY&&&ABCY&&721、列真值表2、由真值表可寫(xiě)出：Y(A,B,C)=∑m(3,首先確定輸入變量：設(shè)：A,B,C為輸入變量分別代表參加表決的邏輯變量，Y為輸出變量，表示輸出結(jié)果。

規(guī)定：A,B,C為1表示贊成，為0表示反對(duì)。Y=1表示通過(guò)，Y=0表示反對(duì)。ABAC第二步：函數(shù)化簡(jiǎn)第三步：畫(huà)邏輯電路圖解：第一步：列真值表真值表ABCY00000010010001101000101111011111ABCY&&&

例2：設(shè)計(jì)一個(gè)三變量表決器，其中A具有否決權(quán)。BCA000111100111173首先確定輸入變量：設(shè)：A,B,C為輸入變量分別代表參加表

例3：設(shè)計(jì)一個(gè)樓上、樓下開(kāi)關(guān)的控制邏輯電路來(lái)控制樓梯上的路燈，使之在上樓前，用樓下開(kāi)關(guān)打開(kāi)電燈，上樓后，用樓上開(kāi)關(guān)關(guān)滅電燈；或者在下樓前，用樓上開(kāi)關(guān)打開(kāi)電燈，下樓后，用樓下開(kāi)關(guān)關(guān)滅電燈。

解：設(shè)定變量和狀態(tài)賦值：設(shè)樓上開(kāi)關(guān)為A，樓下開(kāi)關(guān)為B，燈泡為Y。并設(shè)A、B閉合時(shí)為1，斷開(kāi)時(shí)為0；燈亮?xí)rY為1，燈滅時(shí)Y為0。

列真值表：根據(jù)邏輯要求列出真值表如下。

邏輯表達(dá)式：由真值表得邏輯邏輯表達(dá)式已為最簡(jiǎn)與或表達(dá)式ABY00001110111074例3：設(shè)計(jì)一個(gè)樓上、樓下開(kāi)關(guān)的控制邏輯電路來(lái)控制樓梯上的畫(huà)邏輯電路圖：用與非門(mén)實(shí)現(xiàn)用異或門(mén)實(shí)現(xiàn)75畫(huà)邏輯電路圖：用與非門(mén)實(shí)現(xiàn)用異或門(mén)實(shí)現(xiàn)18

例4：設(shè)計(jì)一個(gè)路燈控制電路，要求實(shí)現(xiàn)的功能是：當(dāng)總電源開(kāi)關(guān)閉合時(shí)，安裝在三個(gè)不同地方的三個(gè)開(kāi)關(guān)都能獨(dú)立地將燈打開(kāi)或熄滅；當(dāng)總電源開(kāi)關(guān)斷開(kāi)時(shí)，路燈不亮。

解：⑴邏輯抽象①輸入、輸出信號(hào)：輸入信號(hào)是四個(gè)開(kāi)關(guān)的狀態(tài)，輸出信號(hào)是路燈的亮、滅。②設(shè)定變量用S表示總電源開(kāi)關(guān)，用A、B、C表示安裝在三個(gè)不同地方的分開(kāi)關(guān)，用Y表示路燈。③狀態(tài)賦值：用0表示開(kāi)關(guān)斷開(kāi)和燈滅，用1表示開(kāi)關(guān)閉合和燈亮。76例4：設(shè)計(jì)一個(gè)路燈控制電路，要求實(shí)現(xiàn)的功能是：當(dāng)總電④列真值表：由題意不難理解，一般地說(shuō)，四個(gè)開(kāi)關(guān)是不會(huì)在同一時(shí)刻動(dòng)作的，反映在真值表中任何時(shí)刻都只會(huì)有一個(gè)變量改變?nèi)≈?，因此按循環(huán)碼排列變量S、A、B、C的取值較好，如右表所示。00000000101010100000000100110010011001110101010011001101111111101010101110011000YSABC⑵進(jìn)行化簡(jiǎn)由下圖所示Y的卡諾圖可得101001010000000

0BC10110001SA0001111077④列真值表：由題意不難理解，一般地說(shuō)，四個(gè)開(kāi)關(guān)是不會(huì)在同⑶畫(huà)邏輯圖用異或門(mén)和與門(mén)實(shí)現(xiàn)。①變換表達(dá)式

②邏輯圖：如下圖所示。＝1＝1&ABCSY78⑶畫(huà)邏輯圖②邏輯圖：如下圖所示。＝1＝1&AB練習(xí)：設(shè)計(jì)一個(gè)監(jiān)視交通信號(hào)燈工作狀態(tài)的邏輯電路。正常情況下，紅、黃、綠燈只有一個(gè)亮，否則視為故障狀態(tài)，發(fā)出報(bào)警信號(hào)，提醒有關(guān)人員修理。[解]

1.邏輯抽象輸入變量：1--亮0--滅輸出變量：R（紅）Y（黃）G（綠）Z（有無(wú)故障）1--有0--無(wú)列真值表RYGZ000001010011100101110111100101112.卡諾圖化簡(jiǎn)RYG01000111101111179練習(xí)：設(shè)計(jì)一個(gè)監(jiān)視交通信號(hào)燈工作狀態(tài)的邏輯電路。正常情況下練習(xí)：設(shè)計(jì)一個(gè)監(jiān)視交通信號(hào)燈工作狀態(tài)的邏輯電路。正常情況下，紅、黃、綠只有一個(gè)亮，否則視為故障狀態(tài)，發(fā)出報(bào)警信號(hào)，提醒有關(guān)人員修理。[解]3.畫(huà)邏輯圖&1&&&11≥1RGYZ80練習(xí)：設(shè)計(jì)一個(gè)監(jiān)視交通信號(hào)燈工作狀態(tài)的邏輯電路。正常情況下，作業(yè)題P225題3.1(a)P226題3.581作業(yè)題243.2加法器和數(shù)值比較器3.2.1加法器一、半加器和全加器1.半加器（HalfAdder）兩個(gè)

1位二進(jìn)制數(shù)相加，不考慮來(lái)自低位的進(jìn)位。0001101100101001真值表函數(shù)式Ai+Bi=Si

(和)Ci(進(jìn)位)823.2加法器和數(shù)值比較器3.2.1加法器一、半加器邏輯圖曾用符號(hào)國(guó)標(biāo)符號(hào)半加器（HalfAdder）Si&AiBi=1CiΣCOSiAiBiCiHASiAiBiCi函數(shù)式83邏曾國(guó)半加器（HalfAdder）Si&AiBi=1Ci2.全加器（FullAdder）兩個(gè)

1位二進(jìn)制數(shù)相加，考慮來(lái)自低位的進(jìn)位。Ai+Bi

+Ci-1(來(lái)自低位進(jìn)位)

=Si

(和)

Ci

(向高位進(jìn)位)1011---A1110---B+--來(lái)自低位進(jìn)位100101111真值表標(biāo)準(zhǔn)與或式AiBiCi-1000001010011100101110111SiCiAiBiCi-1SiCi0010100110010111---S高位進(jìn)位←842.全加器（FullAdder）兩個(gè)1位二進(jìn)制數(shù)相卡諾圖全加器（FullAdder）AiBiCi-101000111101111SiAiBiCi-101000111101111Ci圈

“0

”最簡(jiǎn)與或式圈

“1

”85卡諾圖全加器（FullAdder）AiBiCi-1010邏輯圖(a)用與門(mén)、或門(mén)和非門(mén)實(shí)現(xiàn)曾用符號(hào)國(guó)標(biāo)符號(hào)ΣCOCISiAiBiCi-1CiFASiAiBiCi-1Ci&&&&&&&≥1111AiSiCiBiCi-1≥186邏輯圖(a)用與門(mén)、或門(mén)和非門(mén)實(shí)現(xiàn)曾用符號(hào)國(guó)標(biāo)符號(hào)ΣCOC(b)用與或非門(mén)和非門(mén)實(shí)現(xiàn)&≥1&≥1111CiSiAiBiCi-187(b)用與或非門(mén)和非門(mén)實(shí)現(xiàn)&≥1&≥1111CiSiAiB3.集成全加器TTL：74LS183CMOS：C661雙全加器74LS183VCC2Ai2Bi

2Ci-12Ci2Si

VCC2A2B2CIn

2COn+12F1A1B1CIn1FGND1Ai1Bi1Ci-11Si地1Ci1234567141312111098C661VDD2Ai2Bi

2Ci-11Ci1Si

2Si

1Ci-12Ci

1Ai1Bi

VSS883.集成全加器TTL：74LS183CMOS：C661雙全二、加法器（Adder）實(shí)現(xiàn)多位二進(jìn)制數(shù)相加的電路1.四位串行進(jìn)位加法器特點(diǎn)：電路簡(jiǎn)單，連接方便速度低=4tpdtpd

—1位全加器的平均傳輸延遲時(shí)間C0S0B0A0C0-1COSCIC1S1B1A1COSCIC2S2B2A2COSCIC3S3B3A3COSCI89二、加法器（Adder）實(shí)現(xiàn)多位二進(jìn)制1.四位串行進(jìn)位加2.超前進(jìn)位加法器

作加法運(yùn)算時(shí)，各位數(shù)的進(jìn)位信號(hào)由輸入二進(jìn)制數(shù)直接產(chǎn)生?！攸c(diǎn)優(yōu)點(diǎn)：速度快缺點(diǎn)：電路比較復(fù)雜902.超前進(jìn)位加法器作加法運(yùn)算時(shí)，各位數(shù)的進(jìn)《邏輯結(jié)構(gòu)示意圖》超前進(jìn)位電路ΣS3ΣS2ΣS1ΣS0C3A3B3A2B2A1B1A0B0C0-1CICICICI91《邏輯結(jié)構(gòu)示意圖》超前進(jìn)位電路ΣS3ΣS2ΣS1ΣS3.2.2數(shù)值比較器（DigitalComparator）一、1位數(shù)值比較器00011011010001100010真值表函數(shù)式邏輯圖—用與非門(mén)和非門(mén)實(shí)現(xiàn)AiBiLiGiMiLi(A>B)Gi(A=B)Mi(A<B)=Ai⊙Bi1位比較器AiBiAi&1&1&BiMiGiLi923.2.2數(shù)值比較器（DigitalCompar二、4位數(shù)值比較器A=A3A2A1A0A>BL=1A=BM=1A<BG=1真值表比較輸入輸出A3

B3A2

B2A1

B1A0B0

LGM>100=>100==>100===>100====010<001=<001==<001===<001B=B3B2B1B0LGM4位數(shù)值比較器A3B3A2B2

A1B1A0B093二、4位數(shù)值比較器A=A3A2A1A0A>BL=G=(A3⊙B3)(A2⊙B2)(A1⊙B1)(A0⊙B0)&&1&1&&1&1&&1&1&≥1

≥1&1&1&≥1

≥1

MLGA2A1B3A3B2B1B0≥1

A04位數(shù)值比較器M=A3B3+(A3⊙B3)A2B2+(A3⊙B3)(A2⊙B2)A1B1+

(A3⊙B3)(A2⊙B2)(A1⊙B1)A0B01位數(shù)值比較器AiMiBiAi⊙BiAiBiLiGiAiBi&1&1&L=

MG=M+G94G=(A3⊙B3)(A2⊙B2)&&1&1&&1&1&&擴(kuò)展：級(jí)聯(lián)輸入

集成數(shù)值比較器

74LS85(TTL)

兩片4位數(shù)值比較器74LS85

A<BA=BA>B74LS85

A<BA=BA>BVCCA3

B2

A2

A1

B1

A0

B0B3

A<BA=BA>B

FA>BFA=BFA<B地12345678161514131211109748574LS85比較輸出1→8位數(shù)值比較器低位比較結(jié)果高位比較結(jié)果

FA<B

FA=B

FA>B

FA<B

FA=BFA>BB7

A7

B6

A6

B5

A5

B4

A4B3

A3

B2

A2

B1

A1

B0

A095擴(kuò)展：級(jí)集成數(shù)值比較