補充時序邏輯電路計算機組成原理主編：羅克露等電子工業(yè)出版社主講人：李新

山東大學(xué)計算機科學(xué)與技術(shù)學(xué)院2組合電路：時序邏輯電路電路某一時刻的輸出僅僅決定于該時刻的輸入，與以前各時刻的輸入無關(guān)。電路某一時刻的輸出不僅決定于該時刻的輸入，還與以前的狀態(tài)有關(guān)。以前的狀態(tài)就是存儲電路的輸出。時序電路：邏輯電路(無記憶)(有記憶)3數(shù)字邏輯邏輯代數(shù)基本邏輯門基本門電路：與門、或門、非門、與非門等三態(tài)門組合邏輯：只與當(dāng)前輸入有關(guān)譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器時序邏輯：與當(dāng)前輸入和歷史輸入有關(guān)觸發(fā)器（電位觸發(fā)、邊沿觸發(fā)、主從觸發(fā)）寄存器計數(shù)器4數(shù)字電路不僅需要運算，還需要保存、記憶！5主要內(nèi)容3.1觸發(fā)器（FlipFlop）電位觸發(fā)器邊沿觸發(fā)器主從觸發(fā)器3.2寄存器（Register）寄存器移位寄存器3.3計數(shù)器（Counter）63.1觸發(fā)器觸發(fā)器能夠存儲一位二值信號的基本單元電路又稱為雙穩(wěn)態(tài)觸發(fā)器基本特點：具有兩個能自行保持的穩(wěn)定狀態(tài)，表示邏輯0和1，或二進制數(shù)的0和1。根據(jù)不同的輸入信號可以置成1或0學(xué)習(xí)要求了解基本工作原理重點掌握它們的邏輯功能能夠正確使用73.1觸發(fā)器的分類按觸發(fā)方式分類電位觸發(fā)器、邊沿觸發(fā)器、主從觸發(fā)器按功能方式分類RS觸發(fā)器，JK觸發(fā)器，D觸發(fā)器，T觸發(fā)器8(1)電路組成與符號由兩個與非門交叉耦合組成。輸入信號為S、R，輸出信號為Q，Q3.1.1基本R-S觸發(fā)器SRQQSRQQ(a)電路結(jié)構(gòu)(b)圖形符號9(2)工作原理(1)當(dāng)S＝0，R＝1時觸發(fā)器Q=1,置位

(2)當(dāng)S＝1，R＝0時觸發(fā)器Q=0,復(fù)位(3)當(dāng)S＝1，R＝1時若Q原來為0，則Q仍為0若Q原來為1，則Q仍為1(4)當(dāng)S＝0，R＝0時

Q和Q都為1，不定態(tài)(不允許)基本RS觸發(fā)器狀態(tài)轉(zhuǎn)移真值表SRQQ(a)電路結(jié)構(gòu)10(3)特定及應(yīng)用基本R-S觸發(fā)器電路簡單作用可以存儲一位二進制數(shù)構(gòu)成各種性能更完善的觸發(fā)器的基礎(chǔ)缺點RS之間有約束關(guān)系（RS不能同時為0），限制了它的使用11在數(shù)字系統(tǒng)中，為協(xié)調(diào)各部分的動作，常常要求某些觸發(fā)器于同一時刻動作。必須引入同步信號，使這些觸發(fā)器只有在同步信號到達時才按輸入信號改變狀態(tài)。通常把這個同步信號叫做時鐘脈沖(ClockPulse)，簡稱時鐘，用CP表示。時鐘觸發(fā)器同步型、邊沿型、主從型時鐘控制的觸發(fā)器123.1.2電位觸發(fā)器R-S型電位觸發(fā)器(同步觸發(fā)器)ERSQQ01111

××00011011

Q0Q0Q0Q0

1001不確定(b)功能表

電位觸發(fā)器：當(dāng)觸發(fā)器的同步控制信號E為約定的狀態(tài)時，觸發(fā)器接收數(shù)據(jù)，輸入數(shù)據(jù)的變化引起輸出改變；當(dāng)E為非約定信號時，觸發(fā)器狀態(tài)保持不變。EE133.1.2電位觸發(fā)器電位觸發(fā)器優(yōu)點結(jié)構(gòu)簡單缺點當(dāng)E=1時，輸入數(shù)據(jù)的變化引起輸出狀態(tài)的變化，造成空翻現(xiàn)象。作用多個電位觸發(fā)器組成暫存器空翻現(xiàn)象：

同一同步控制信號/時鐘脈沖作用期間，引起觸發(fā)器發(fā)生兩次以致多次翻轉(zhuǎn)的現(xiàn)象，叫空翻。SER(a)邏輯圖QQ143.1.2邊沿觸發(fā)器邊沿觸發(fā)器(1)觸發(fā)器只有在時鐘CP某一約定跳變(正跳變或負跳變)到來時，才接收輸入數(shù)據(jù)(2)在CP=0及CP=1期間，輸入的數(shù)據(jù)變化不會引起觸發(fā)器輸出狀態(tài)的變化(3)時鐘CP的非約定跳變不會引起觸發(fā)器輸出狀態(tài)的變化153.1.2邊沿觸發(fā)器舉例D觸發(fā)器：正邊沿觸發(fā)輸入輸出SDRDCPDQQ01×11010×00111↑11011↑001110×Q0Q0P100111101011011016D觸發(fā)器的功能描述D觸發(fā)器工作波形圖在CP正跳沿前接受輸入信號，正跳沿時觸發(fā)翻轉(zhuǎn)，正跳沿后輸入即被封鎖。

與基本RS觸發(fā)器相比,同工藝的邊沿觸發(fā)器有更強的抗干擾能力和更高的工作速度。

作用：組成寄存器和計數(shù)器當(dāng)SD=1,RD=1的情況下173.1.3主從觸發(fā)器由兩級電位觸發(fā)器(主觸發(fā)器和從觸發(fā)器)串聯(lián)而成工作原理在時鐘CP=1期間，主觸發(fā)器接收數(shù)據(jù)，從觸發(fā)器封鎖，然后在負跳變到來時，主觸發(fā)器封鎖，從觸發(fā)器接收主觸發(fā)器輸出的狀態(tài)（注意：不是接收CP負跳變到來時的主觸發(fā)器的輸入數(shù)據(jù)）。常用主-從觸發(fā)器主從R-S觸發(fā)器主從J-K觸發(fā)器183.1.3.1主從RS觸發(fā)器（1）結(jié)構(gòu)：由主、從兩個同步RS觸發(fā)器和一個非門構(gòu)成。

在CP=1期間，從觸發(fā)器輸出不變，主觸發(fā)器接收RS的數(shù)據(jù)在CP負跳變到來時，主觸發(fā)器封鎖，從觸發(fā)器接收門打開，使主觸發(fā)器在CP負跳變前接收的數(shù)據(jù)傳送到從觸發(fā)器。19“

”表示延遲輸出。主從RS觸發(fā)器整個觸發(fā)器為下降沿觸發(fā)。缺點：主從觸發(fā)器本質(zhì)上是同步觸發(fā)器，所以CP=1期間，其輸出Q’仍隨輸入的改變而改變，且有約束RS=0。203.1.3.2主從J-K觸發(fā)器J=K=0,Qn+1=QnJ=0,K=1,Qn+1=0J=1,K=0,

Qn+1=1J=K=1,Qn+1=Qn為了克服約束RS=0，提出JK觸發(fā)器。（1）結(jié)構(gòu)：在主從RS觸發(fā)器基礎(chǔ)上，加兩條線J、K(S→J,R→K)（2）原理：CP=1，主觸發(fā)器接收J、K信號；

CP負跳變時，從觸發(fā)器接收主觸發(fā)器的狀態(tài)。21JK

QnQn+1100110111010001100（3）JK觸發(fā)器特性表11011110Qn00000011Qn保持功能置1功能置0功能計數(shù)功能Qn+1

Qn000111100110100

1

0

1JKCP22主要內(nèi)容3.1觸發(fā)器（FlipFlop）電位觸發(fā)器邊沿觸發(fā)器主從觸發(fā)器3.2寄存器（Register）寄存器移位寄存器3.3計數(shù)器（Counter）233.2寄存器和移位寄存器3.2.1寄存器用途：是存放二進制代碼的邏輯部件組成：時鐘觸發(fā)器均可組成寄存器（同步型、主從型、邊沿型）例如：

74LS175是四位寄存器，可寄存4位二值代碼，CP上升沿觸發(fā)。RD為清0端，低電平清零，D0～D3為并行數(shù)據(jù)輸入端，Q0～Q3為輸出端。24253.3.2.移位寄存器功能：寄存、移位。所謂移位，即寄存器中的代碼在移位脈沖的作用下依次左移或右移。用途：實現(xiàn)數(shù)據(jù)的串行—并行轉(zhuǎn)換；數(shù)值的運算（乘法、除法運算）分類：單向移位寄存器雙向移位寄存器261、單向移位寄存器例如：由邊沿D觸發(fā)器組成的移位寄存器

Di:串行輸入；Do:串行輸出。工作原理：每來一個CP上升沿，右移一位作用：實現(xiàn)串入并出、串入串出271、單向移位寄存器由邊沿D觸發(fā)器組成的移位寄存器

CP011

1DIQ0Q1Q2Q31101Di＝1011時移動情況28（2）由主從JK觸發(fā)器構(gòu)成的移位寄存器每來一個CP，右移一位1、單向移位寄存器29組成：DIR、DIL；D0～D3；RD；CP；S1、S0；Q0～Q3功能：可以左移、右移；并行送數(shù)；保持；（均由S1、S0控制）清0（RD）。2、雙向移位寄存器74LS194A3074LS194AVCCQ0Q1Q2Q3CPS1S0GNDDILDIRRDD0D3D2D1DIR：右移串行輸入端DIL：左移串行輸入端D3~D0：并行輸入端Q3~Q0：數(shù)據(jù)輸出端CP：時鐘脈沖輸入端RD：清零端，RD=0時清零上升沿觸發(fā)控制端：（1）

S1S0=00，CP上升沿到后，輸出不變。（2）

S1S0

=01，CP上升沿到后，右移。（3）

S1S0

=10，CP上升沿到后，左移。（4）

S1S0

=11，CP上升沿到后，并行輸入。管腳圖31自擴展：用兩片74LS194A接成8位雙向移位寄存器左片Q3

右片DIR；右片Q0左片DIL兩片的S1、S0、CP、RD全部并聯(lián)3274LS194VCCQ0Q1Q2Q3CPS0GNDDILDIRCrD0D3D2D1S174LS194VCCQ0Q1Q2Q3CPS0GNDDILDIRCrD0D3D2D1S1例:使八個燈從左至右依次變亮,再從左至右依次熄滅，應(yīng)如何連線?….….右移8個1，再右移8個0移位脈沖5V5V15VSB清零33主要內(nèi)容3.1觸發(fā)器（FlipFlop）電位觸發(fā)器邊沿觸發(fā)器主從觸發(fā)器3.2寄存器（Register）寄存器移位寄存器3.3計數(shù)器（Counter）分類方法舉例：二進制同步遞增計數(shù)器34

計數(shù)器在數(shù)字系統(tǒng)中應(yīng)用十分廣泛，是一種具有記憶功能的電路，用以累計輸入脈沖的個數(shù)、實現(xiàn)計數(shù)操作功能，通常用觸發(fā)器構(gòu)成各種形式的計數(shù)器。3.4計數(shù)器（Counter）351．

按進位方式分類（1）同步計數(shù)器：有一個公共時鐘脈沖，各個觸發(fā)器的狀態(tài)轉(zhuǎn)換是在該公共輸入計數(shù)脈沖作用下同時發(fā)生的，即各個觸發(fā)器狀態(tài)的翻轉(zhuǎn)與輸入脈沖同步。（2）異步計數(shù)器：沒有公共時鐘脈沖，輸入計數(shù)脈沖只作用于某些觸發(fā)器的CP端，而其它觸發(fā)器的翻轉(zhuǎn)是靠低位的進位信號。因此，組成計數(shù)器的各個觸發(fā)器的狀態(tài)變化不是同時發(fā)生的。

計數(shù)器的分類362．按進位制分類（1）二進制計數(shù)器：按二進制數(shù)運算規(guī)律進行計數(shù)的電路稱作二進制計數(shù)器。（2）十進制計數(shù)器：按十進制數(shù)運算規(guī)律進行計數(shù)的電路稱作十進制計數(shù)器。（3）任意進制計數(shù)器：二進制計數(shù)器和十進制計數(shù)器之外的其它進制計數(shù)器統(tǒng)稱為任意進制計數(shù)器。如三進制計數(shù)器、六進制計數(shù)器等。計數(shù)器的分類373．按邏輯功能分類（1）遞增計數(shù)器：隨著計數(shù)脈沖的輸入，計數(shù)器的數(shù)是遞增的，則為遞增計數(shù)器。（2）遞減計數(shù)器：隨著計數(shù)脈沖的輸入，計數(shù)器的數(shù)是遞減的，則為遞減計數(shù)器。（3）可逆計數(shù)器：隨著計數(shù)脈沖的輸入，計數(shù)器的數(shù)是可增可減的則為可逆計數(shù)器。計數(shù)器的分類38四個主從J-K觸發(fā)器構(gòu)成(1)邏輯符號DA:輸入高位低位(預(yù)置數(shù))CLK:

時鐘輸入～CLR:

異步清零，低電平有效?！獿OAD:

同步預(yù)置，低電平有效。QDQA:輸出高位低位ENP、ENT：使能端，多片級連。RCO：最高位的進位。四位二進制同步遞增計數(shù)器74LS16139功能表1)異步清除：當(dāng)R=0，輸出“0000”狀態(tài)，與CP無關(guān)。2)同步預(yù)置：當(dāng)R=1，