巢湖學(xué)院《集成電路CAD》課程設(shè)計(jì)報(bào)告設(shè)計(jì)題目： 異或門專業(yè)班級： 10微電子學(xué)學(xué)號：姓名：指導(dǎo)教師： 陳老師2013年6月20日目錄TOC\o"1-5"\h\z一、電路邏輯功能 31.1、真值表與表達(dá)式 31.2、線路圖 31.3、符號圖 41.4、 輸出的T-Spice文件及各項(xiàng)參數(shù) 4\o"CurrentDocument"1.5、 Spice圖形仿真 5二、有關(guān)版圖的設(shè)計(jì) 52.1、總體版圖 5\o"CurrentDocument"2.2、DRC驗(yàn)證 62.3、 版圖輸出的T-Spice文件及各項(xiàng)參數(shù) 6\o"CurrentDocument"2.4、 Spice圖形仿真 6三、 異或門版圖的LVS驗(yàn)證 7四、 異或門版圖設(shè)計(jì)問題討論 8五、 結(jié)論 8

一、電路邏輯功能1.1、真值表與表達(dá)式真值表Y二A?B+A?B1.2、線路圖t-fLL1LL1HFNF=1AIZZX■ptiu5gHTNFBOX|{Z3Yttn-Iu5iNF1'■■壬.■.5Ciu"ij.'2.5u'1乜t-fLL1LL1HFNF=1AIZZX■ptiu5gHTNFBOX|{Z3Yttn-Iu5iNF1'■■壬.■.5Ciu"ij.'2.5u'1乜.■.5Ciuij.'Z-Su1￡：50uijJz-Su"t'tfuS'L刁!niU3_Z；_JTj■'L1.3、符號圖1.4、輸出的T-Spice文件及各項(xiàng)參數(shù)1.5、Spice圖形仿真動W-EditWaveformViewer-[F:\zuoye\ex\XOR\CelI0.out]心FileEditViewChartOptionsWindowHelpD &Q#Q爲(wèi)區(qū)電I詔目;I備應(yīng) 畫|J4二致，即相同為零從上圖輸出的Spice仿真可以看出，此原理圖與異或門的基本功能異同為一，符合設(shè)計(jì)要求。致，即相同為零、有關(guān)版圖的設(shè)計(jì)2.1、總體版圖th滋甑績懵0密（重要步驟為：復(fù)制組件、引用組件、編輯引用組件成XOR2版圖、）

2.2、DRC驗(yàn)證IVQQVerificationErrorNavigatorU4I[CellONoerrorstodisplay.RunDRCorExtracttofindruleviolationsanddisplaythem2.2、DRC驗(yàn)證IVQQVerificationErrorNavigatorU4I[CellONoerrorstodisplay.RunDRCorExtracttofindruleviolationsanddisplaythemhere.II2.3、版圖輸出的T-Spice文件及各項(xiàng)參數(shù)見下頁）晡FileEditViewChartOptionsWindowHelp□滲聲IS昌國|花團(tuán)雀|_=同佃氐|0匕乜E：it圖|屛三嚴(yán)n?屁|?sag1一cy\sag1一cy\從上圖輸出的Spice仿真可以看出，此原理圖與異或門的基本功能一致，即相同為零異同為一，符合設(shè)計(jì)要求。三、異或門版圖的LVS驗(yàn)證四、異或門版圖設(shè)計(jì)問題討論在已知電路原理圖設(shè)計(jì)其版圖時(shí)，必須根據(jù)所用的工藝設(shè)計(jì)規(guī)則，時(shí)刻注意版圖同一層上及不同層間的圖形大小及相對位置關(guān)系。為此，需要借助版圖設(shè)計(jì)工具在線設(shè)計(jì)規(guī)則檢查（DRC）功能來及時(shí)發(fā)現(xiàn)存在的問題。五、結(jié)論選取了2輸入異或門電路的同時(shí)，我先將其線路圖和版圖畫了一遍有助于在電腦上的操作。在實(shí)現(xiàn)了線路圖后從而進(jìn)行了版圖的設(shè)計(jì)。版圖的設(shè)計(jì)相對于線路圖來說復(fù)雜一點(diǎn)，但熟能生巧，理解才是硬道理。在畫版圖的時(shí)候還是出現(xiàn)了很多操作上的不規(guī)范和細(xì)節(jié)的處理不當(dāng)，導(dǎo)致實(shí)驗(yàn)一開始并不順利，不過在同學(xué)的指導(dǎo)糾錯(cuò)下還是順利將版圖完成并驗(yàn)證無錯(cuò)誤。實(shí)驗(yàn)不僅鍛煉了我們的動手能力也讓我們對版圖設(shè)計(jì)有了初步的認(rèn)識。總的