MPSShanghaiOfficeJuly2006PowerSupplyPCBLayout/OutputCapacitorDesignPartI.PCBLayoutGuidelinesTenSimpleRules電容模型當(dāng)電容器工作頻率在f0

以下時:

當(dāng)電容器工作頻率在f0

以上時:

當(dāng)電容器工作頻率接近f0

時:

諧振頻率:

電容并聯(lián)高頻特性電源步板基本要點(diǎn)之一：旁路瓷片電容的電容量不易太大,而它的寄生串聯(lián)電感量應(yīng)該盡量減小。多個電容并聯(lián)能改善單個電容的阻抗特性。最小容量的瓷片電容應(yīng)最靠近負(fù)載。電感模型L:電感值EPR:等效并聯(lián)電阻Cp:等效并聯(lián)電感Ac:電流環(huán)路截面結(jié)Lm:電流環(huán)路周長電感特性鏡象面概念電源步板基本要點(diǎn)之三：避免在地層上放置任何功率或信號走線。高頻交流電流環(huán)路電源步版基本要點(diǎn)之四：高頻交流環(huán)路的面積應(yīng)該盡量減小。過孔(VIA)的例子電源步版基本要點(diǎn)之五：過孔放置不應(yīng)破壞高頻交流電流在地層上路徑。

降壓式(BUCK)電源：功率部分電流和電壓波形降壓式電源排版差的例子電路等效圖MinimizeTheseInductancesPCBTrace-Via電感估算電源步版基本要點(diǎn)之八：SW焊盤面積要盡量小。SW焊盤下不要走信號線。SW焊盤與信號線之間需電源層或地層隔離。焊盤(PAD)和旁路電容的放置焊盤旁路電容降壓式電源排版的例子電源排版基本要點(diǎn)之九：功率器件所組成的電流環(huán)路面積要小。PartII.OutputCapacitorDesignRippleVoltageAnalysis高頻輸出瓷片電容特性Y5V

電容值隨工作電壓而變化大Y5VESR值隨工作電壓而變化大Y5V電容值隨溫度而變化大高頻輸出瓷片電容特性10uF/10VY5V與1uF/10VX7R性能相差不大運(yùn)用直流電路分析方式：PSPICEAC模擬(圖A)瞬態(tài)模擬(圖B)

不能將輸出電容的阻抗簡單地轉(zhuǎn)換成ESR來進(jìn)行電路分析

輸出濾波電容電路分析輸出濾波電容電路分析C1和C2的阻抗為：并聯(lián)后的CEQ

和REQ為:輸出濾波電容電路分析當(dāng)C1=C2和R1=R2，CEQ

和REQ

才與頻率無關(guān)。此時：如有n顆同一電容并聯(lián),并聯(lián)后的CEQ和REQ

為:重新分析由四顆1500μF電解電容(C1)和一顆1μF瓷片電容(C2)所組成的輸出濾波電路:輸出濾波電容電路分析(A)四顆1500μF電解和一顆10μF瓷片并聯(lián)(B)四顆1500μF電解和二顆10μF瓷片并聯(lián)(C)四顆1500μF電解和三顆10μF瓷片并聯(lián)PSPICE模擬電路圖

PartIII.InductorCapacitanceEffectonVDSLxDSL傳播速度圖ADSL/ADSL2可選用開關(guān)頻率大于1.1MHz的電源穩(wěn)壓器ADSL2＋可選用開關(guān)頻率大于2.2MHz的電源穩(wěn)壓器VDSL必須減小20MHz以下輸出電壓噪音電感寄生電容影響在理想狀態(tài)下電感（L〕和電容（COUT〕將VD諧波全濾掉VOUT

只剩下直流和極小的一次諧波電感寄生電容影響在理想狀態(tài)下電感（L〕和電容（COUT〕將VD諧波全濾掉VOUT

只剩下直流和極小的一次諧波(fs=600KHz)電感寄生電容影響具有寄生電容的電感（L〕和電容（