1第四章 集成電路器件工藝4.1 雙極型集成電路的基本制造工藝4.2 MESFET和HEMT工藝4.3MOS工藝和相關的VLSI工藝4.4BiCMOS工藝2第四章 集成電路器件工藝表4.13圖4.1幾種IC工藝速度功耗區(qū)位圖54.1.1

雙極性硅工藝

早期的雙極性硅工藝：NPN三極管圖4.21236先進的雙極性硅工藝：NPN三極管圖4.21.4256787GaAs基同質結雙極性晶體管并不具有令人滿意的性能4.1.2 HBT工藝9GaAs基HBTInP基HBTSi/SiGe的HBT104.2

MESFET和HEMT工藝

GaAs工藝：MESFET圖4.4GaAsMESFET的基本器件結構引言歐姆歐姆肖特基金鍺合金11MESFET增強型和耗盡型減小柵長提高導電能力13GaAs工藝：HEMT工藝的三明治結構圖4.6DPD-QW-HEMT的層結構14MainParametersofthe0.3mmGateLengthHEMTsHEMT-TypeParametersE-HEMTD-HEMTVth0.5V-0.7VIdsmax200mA/mm(Vgs=0.8V)180mA/mm(Vgs=0V)Gm500mS/mm400mS/mmRs0.6W·mm0.6W·mmfT45GHz40GHz表4.2:0.3m

柵長HEMT的典型參數(shù)值15不同材料系統(tǒng)的研究GaAsInPSiGe174.3MOS工藝和相關的VLSI工藝18圖4.7MOS工藝的分類

19認識MOSFET線寬(Linewidth),特征尺寸(FeatureSize)指什么？214.3.1PMOS工藝

早期的鋁柵工藝1970年前，標準的MOS工藝是鋁柵P溝道。圖4.922鋁柵PMOS工藝特點：l 鋁柵，柵長為20m。l N型襯底，p溝道。l 氧化層厚1500?。l 電源電壓為-12V。l 速度低，最小門延遲約為80100ns。l 集成度低，只能制作寄存器等中規(guī)模集成電路。23Al柵MOS工藝缺點制造源、漏極與制造柵極采用兩次掩膜步驟不容易對齊。這好比彩色印刷中，各種顏色套印一樣，不容易對齊。若對不齊，彩色圖象就很難看。在MOS工藝中，不對齊的問題，不是圖案難看的問題，也不僅僅是所構造的晶體管尺寸有誤差、參數(shù)有誤差的問題，而是可能引起溝道中斷，無法形成溝道，無法做好晶體管的問題。25鋁柵重疊設計柵極做得長，同S、D重疊一部分圖4.1126鋁柵重疊設計的缺點l CGS、CGD都增大了。l 加長了柵極，增大了管子尺寸，集成度降低。27克服Al柵MOS工藝缺點的根本方法將兩次MASK步驟合為一次。讓D，S和G三個區(qū)域一次成形。這種方法被稱為自對準技術。29標準硅柵PMOS工藝圖4.1230硅柵工藝的優(yōu)點：l 自對準的，它無需重疊設計，減小了電容，提高了速度。l 無需重疊設計，減小了柵極尺寸，漏、源極尺寸也可以減小，即減小了晶體管尺寸，提高了速度，增加了集成度。增加了電路的可靠性。314.3.2 NMOS工藝由于電子的遷移率e大于空穴的遷移率h，即有e2.5h,因而，N溝道FET的速度將比P溝道FET快2.5倍。那么，為什么MOS發(fā)展早期不用NMOS工藝做集成電路呢？問題是NMOS工藝遇到了難關。所以,直到1972年突破了那些難關以后,MOS工藝才進入了NMOS時代。32了解NMOS工藝的意義目前CMOS工藝已在VLSI設計中占有壓倒一切的優(yōu)勢.但了解NMOS工藝仍具有幾方面的意義:CMOS工藝是在PMOS和NMOS工藝的基礎上發(fā)展起來的.從NMOS工藝開始討論對于學習CMOS工藝起到循序漸進的作用.NMOS電路技術和設計方法可以相當方便地移植到CMOSVLSI的設計.GaAs邏輯電路的形式和眾多電路的設計方法與NMOS工藝基本相同.33增強型和耗盡性MOSFET

(EnhancementmodeanddepletionmodeMOSFET)FET（FieldEffectTransisitor）按襯底材料區(qū)分有Si,GaAs,InP按場形成結構區(qū)分有 J/MOS/MES按載流子類型區(qū)分有 P/N按溝道形成方式區(qū)分有 E/D34E-/D-NMOS和E-PMOS的電路符號圖4.1335E-NMOS的結構示意圖

(增強型VD=0V,Vgs=Vsb=0V)

圖4.14E-NMOS的結構示意圖36D-NMOS的結構示意圖

(耗盡型

VD=0V,Vgs=Vsb=0V)圖4.14D-NMOS的結構示意圖37E-PMOS的結構示意圖

(增強型

VD=0V,Vgs=Vsb=0V)圖4.14E-PMOS的結構示意圖38工作原理：在柵極電壓作用下，漏區(qū)和源區(qū)之間形成導電溝道。這樣，在漏極電壓作用下，源區(qū)電子沿導電溝道行進到漏區(qū)，產(chǎn)生自漏極流向源極的電流。改變柵極電壓，控制導電溝道的導電能力，使漏極電流發(fā)生變化。E-NMOS工作原理圖39E-NMOS

工作原理圖Vgs>Vt，Vds=0VVgs>Vt，Vds<Vgs-VtVgs>Vt，Vds>Vgs-Vt圖4.15不同電壓情況下E-NMOS的溝道變化P.5640NMOS

工藝流程圖4.16NMOS工藝的基本流程

41表4.3NMOS的掩膜和典型工藝流程42圖4.17NMOS反相器電路圖和芯片剖面示意圖SDDS434.3.3CMOS工藝進入80年代以來，CMOSIC以其近乎零的靜態(tài)功耗而顯示出優(yōu)于NMOS，而更適于制造VLSI電路，加上工藝技術的發(fā)展，致使CMOS技術成為當前VLSI電路中應用最廣泛的技術。CMOS工藝的標記特性阱/金屬層數(shù)/特征尺寸441Poly-,P阱CMOS工藝流程圖4.18

45典型1P2Mn阱CMOS工藝主要步驟46圖4.18P阱CMOS芯片剖面示意圖47圖4.19N阱CMOS芯片剖面示意圖48圖4.20雙阱CMOS工藝

（1）

（2）

（3）

（4）

P阱注入N阱注入襯底準備光刻P阱去光刻膠,生長SiO249

（5）

（6）

（7）

（8）

生長Si3N4有源區(qū)場區(qū)注入形成厚氧多晶硅淀積50

（9）

（10）

（11）

（12）

N+注入P+注入表面生長SiO2薄膜接觸孔光刻51

（13）

淀積鋁形成鋁連線52CMOS的主要優(yōu)點是集成密度高而功耗低，工作頻率隨著工藝技術的改進已接近TTL電路，但驅動能力尚不如雙極型器件，所以近來又出現(xiàn)了在IC內部邏輯部分采用CMOS技術，而I/O緩沖及驅動部分使用雙極型技術的一種稱為BiCMOS的工藝技術。4.4BiCMOS工藝53BiCMOS工藝技術大致可以分為兩類：分別是以CMOS工藝為基礎的BiCMOS工藝和以雙極工藝為基礎的BiCMOS工藝。一般來說，以CMOS工藝為基礎的BiCMOS工藝對保證CMOS器件的性能比較有利，同樣以雙極工藝為基礎的BiCMOS工藝對提高保證雙極器件的性能有利。影響B(tài)iCMOS器件性能的主要部分是雙極部分，因此以雙極工藝為基礎的BiCMOS工藝用的較多。

54BiCMOS工藝下NPN

晶體管的俯視圖

和剖面圖55A.以P阱CMOS工藝為基礎的BiCMOS工藝

圖4.21P阱CMOS-NPN結構剖面圖

缺點:基區(qū)厚度太,使得電流增益變小56B.以N阱CMOS工藝為基礎的BiCMOS工藝

圖4.22N阱CMOS-NPN體硅襯底結構剖面圖

優(yōu)缺點:基區(qū)厚度變薄,但是集電極串聯(lián)電阻還