集成電路工藝制造自然界和人類社會的一切活動都在產(chǎn)生信息。信息是客觀事物狀態(tài)和運動特征的一種普遍形式，是人類社會、經(jīng)濟活動的重要資源。社會的各個部分通過網(wǎng)絡系統(tǒng)連接成一個整體，由高速大容量光線和通訊衛(wèi)星群以光速和寬頻帶地傳送信息，從而使社會信息化、網(wǎng)絡化和數(shù)字化。實現(xiàn)社會信息化的網(wǎng)絡及其關鍵部件不管是各種計算機和/或通訊機，它們的基礎都是微電子。微電子：信息社會發(fā)展的基石集成電路的作用小型化價格急劇下降功耗降低故障率降低半導體產(chǎn)業(yè)發(fā)展歷史1947第一只晶體管問世1957FairchildSemiconductors公司成立（仙童－飛索）1958第一塊集成電路問世1961仙童（半導體工藝）和德州儀器公司（電路形式）共同推出了第一顆商用集成電路（雙極型模擬電路）1962TTL邏輯電路問世（雙極型數(shù)字電路）1963仙童公司推出第一塊CMOS集成電路19641英寸硅晶圓出現(xiàn)1965GordonMoore提出Moore’slaw（摩爾定律）1967專業(yè)半導體制造設備供應商—美國應用材料公司成立第一個晶體管BellLabs1948年雙極邏輯電路1960年代ECL3輸入門Motorola1966年摩爾定律芯片成本下降單個芯片成本下降圓片尺寸增大特征尺寸與晶圓特征尺寸越來越小1968Intel成立；NEC制作出日本第一顆IC1973商用的BiCMOS技術開發(fā)成功19795英寸的硅晶圓出現(xiàn)19858英寸硅晶圓開始使用；1987臺灣臺積電開創(chuàng)專業(yè)IC制造代工模式1988專業(yè)EDA工具開發(fā)商Cadence公司成立.199612英寸硅晶圓出現(xiàn)2000中芯國際IC制造公司（SMIC）在中國大陸成立2002Intel建成首個12英寸生產(chǎn)線半導體產(chǎn)業(yè)發(fā)展歷史

2007年全球半導體廠商Top20排名廠商銷售額百萬美元排名廠商銷售額百萬美元1Intel（美）3397311AMD（美）57922Samsung（韓）2013712Qualcomm（美）56033Toshiba（日）1259013NEC（日）55554TI（美）1217214Freescale（美）53495ST（歐）999115Micron（美）49436Hynix（韓）961416Qimonda（歐）41867Renesas日）813717Matsushita（日）39468Sony（日）804018Elpida（日）38369NXP（歐）603819Broadcom（美）373110Infineon（歐）586420Sharp（日）3584數(shù)據(jù)來源：iSuppli美國7家，日本7家，歐洲4家，亞太2家集成度的發(fā)展單管成本0.00000010.0000010.000010.00010.0010.010.1119821985198819911994199720002003200620092012cost：￠-per-transistorFabricationcapitalcostpertransistor(Moore’slaw)CMOS工藝現(xiàn)代CMOS工藝雙阱溝槽隔離CMOS工藝IntelPentiumIV集成電路設計版圖光刻掩膜版制造掩模版（光刻版）包含了要在晶圓硅片上重復生成的圖形的石英版一套掩模版包含幾十個工藝層的一個或多個管芯的圖形布局、尺標記與容差等應服從設計規(guī)則及光刻工藝設備的要求IC制造過程圓片制造工藝流程為什么采用硅材料？歷史的選擇儲量豐富，便宜，取之不盡，用之不竭二氧化硅性質(zhì)非常穩(wěn)定，絕緣性能極好，且很容易通過熱過程生長禁帶寬度大，工作溫度范圍寬電學和機械性能優(yōu)異單晶硅生長從砂子到硅片硅錠切片硅錠硅片硅片拋光300mmvs450mm氧化二氧化硅的主要特性密度：~2.20g/cm3折射率：~1.46（@550nm波長）電阻率：與制備方法、雜質(zhì)含量有關。高溫干氧>1016Ωcm介電強度：106～107V/cm102~103V/um介電常數(shù)：3.9氧化機理氧化反應始終發(fā)生在Si/SiO2的界面處氧化層越厚，氧化速率越低氧擴散穿透已有的氧化層與襯底硅反應需要更多的時間氧化工藝設備氧化工藝通常使用氧化爐氧化爐的組成：控制系統(tǒng)，氣體傳輸系統(tǒng)，工藝爐管/工藝腔，裝片系統(tǒng)，排風系統(tǒng)立式氧化爐由于占地面積小、沾污控制好、維護費用低等優(yōu)點廣泛使用精確的溫度控制及溫度均勻性對氧化工藝的成敗至關重要臥式氧化爐立式氧化爐干氧氧化反應方程式：Si+O2→SiO2氧化膜質(zhì)量最好應用：柵介質(zhì)、氧化的起始階段缺點：氧化速率慢，難以形成厚膜。濕氧（水蒸汽）氧化反應方程式：Si+2H2OSiO2+2H2在高溫時，H2O解離為H+和H-O-與O2相比，H-O-在SiO2中擴散更快濕氧氧化的速率比干氧氧化快得多摻雜（HCl）氧化HCl用于降低可動離子沾污廣泛應用于柵氧工藝改善硅/二氧化硅界面特性生長速率可提高1~5%氧化層的應用氧化層名稱厚度應用自然氧化層15-20A屏蔽氧化層~200A注入掩蔽氧化層~5000A擴散場氧與LOCOS3000-5000A隔離墊氧層100-200A緩沖氮化硅應力犧牲氧化層<1000A去除缺陷柵氧化層30-120A柵介質(zhì)阻擋氧化層100-200ASTI氧化層電荷與缺陷SiOxSiO2Si可動電荷：Qm，NmNa+Na+Na+K+K+氧化層陷阱電荷：Qot，Not（oxidetrap）--------氧化層陷阱電荷：Qot，Not（holetrap）++++++固定電荷：Qf，Nf++++++界面陷阱電荷：Qit，Nit界面陷阱密度：Ditxxxxxxxx氧化前硅片清洗顆粒有機殘留無機殘留自然氧化層未清洗干凈的硅表面

生長的二氧化硅光刻工藝將掩模版上的幾何圖形轉(zhuǎn)移到覆蓋在半導體硅片表面的對光輻照敏感的光致抗蝕劑（光刻膠）上去的工藝過程。這些圖形確定離子注入?yún)^(qū)域、刻蝕窗口光源（光刻機）掩模版光學系統(tǒng)（光刻機）涂膠硅片光刻膠光刻膠是一種感光有機聚合物基于材料的分類：正性光刻膠、負性光刻膠依據(jù)圖形最小關鍵尺寸分類：傳統(tǒng)光刻膠、化學放大（CA）光刻膠、非光學光刻用特殊光刻膠正性與負性光刻膠光刻膠涂布光刻的基本步驟勻膠硅片清洗前烘和前處理光刻膠涂布勻膠后烘對準和曝光對準和曝光曝光后烘顯影顯影顯影后烘圖形檢查涂膠顯影軌道光刻曝光光刻設備接觸式光刻機（線寬5um，1x掩模版）接近式光刻機（線寬2-4um，1x掩模版）掃描投影光刻機（線寬1um，1x掩模版）步進式光刻機（線寬0.25um，4x或5x掩模版）步進掃描光刻機（線寬0.25um，4x掩模版）接觸式光刻機接近式光刻機掃描投影光刻機步進式光刻機步進掃描光刻機分辨率可接受的可重復的最小特征尺寸由光源波長和光學系統(tǒng)的數(shù)值孔徑?jīng)Q定分辨率可表示為：k1是光學系統(tǒng)工藝因子，0.6-0.8是光源波長NA是數(shù)值孔徑掩模版上的分辨率圖形焦深（DOF）焦點（Focus）：沿透鏡中心出現(xiàn)最佳圖像的點焦深（DepthofFocus）：成像時可得到持續(xù)清晰圖像（好的分辨率）的焦距范圍，焦深應穿越光刻膠層上下表面焦點與焦深焦深可表示為：焦深問題舉例光刻光源光學光源可見光(Visible)近紫外光(NearUltra-Violet，NUV)中紫外光(MidUV，MUV)深紫外光(DeepUV，DUV)真空紫外光(VacuumUV，VUV)極短紫外光(ExtremeUV，EUV)X-光(X-Ray)非光學光源高能電子束(25~100keV)低能電子束(~100eV)鎵離子(Ga+)聚焦離子束(10~100keV)光源波長范圍光刻技術的發(fā)展趨勢干法刻蝕腐蝕的定義通俗的講就是去除某種薄膜，采用化學的，物理的或者兩者結(jié)合的方法選擇性腐蝕將IC設計的圖象通過光刻膠轉(zhuǎn)移到硅片表面層的薄膜上去，把不需要的薄膜去除。濕法腐蝕、干法刻蝕各向同性、各向異性選擇性腐蝕、整片腐蝕腐蝕步驟光刻刻蝕去膠各向同性各向異性特征尺寸>3um濕法腐蝕干法刻蝕特征尺寸<1um干法刻蝕濕法腐蝕化學溶液溶解硅片表面的薄膜材料刻蝕后產(chǎn)品是氣體，液體或是可溶解在腐蝕溶液中的物質(zhì)三個基本步驟：腐蝕，清洗，干燥。濕法腐蝕1反應物輸送到硅片表面2蝕刻劑與硅片表面薄膜發(fā)生選擇性可控制的反應3反應副產(chǎn)物離開硅片表面濕法腐蝕的剖面純化學性工藝，各向同性的側(cè)壁形貌，高選擇比不能使用在特征尺寸小于3um的工藝上被干法刻蝕所代替干法刻蝕主要為等離子體刻蝕等離子體中含有高活性自由基和離子自由基具有強烈的氧化性離子具有一定的動能僅利用活性自由基的純化學刻蝕：PE同時進行化學和物理反應：RIE目前大部分圖形刻蝕都采用RIE干濕法刻蝕的比較濕法腐蝕干法刻蝕適用范圍特征尺寸大于3um特征尺寸小于3um側(cè)壁形貌各向同性各向同性各向異性，可控腐蝕速率高可控選擇比高可控設備成本低高產(chǎn)量高（批量處理）可控化學品使用量高低干法刻蝕的三種方式化學(PE，利用活性自由基)物理(IBE，利用賦能離子)化學＋物理(RIE，同時利用活性自由基和離子)三種刻蝕方式三種方式的比較化學腐蝕RIE物理刻蝕舉例去膠、RP刻蝕等離子體圖形刻蝕氬離子轟擊刻蝕速率高低高，可控低選擇比很好適當，可控很差刻蝕形貌各向同性各向異性，可控各向異性終點控制定時或目檢光學定時常用IC材料的應用與腐蝕氣體擴散摻雜最先被采用的半導體摻雜技術是早期集成電路制造中最重要的技術之一，高溫爐通稱為“擴散爐”。需在高溫爐中進行需使用二氧化硅作掩膜無法獨立控制結(jié)深和濃度各向同性雜質(zhì)劑量控制精度較差多腔體設備1300LiterTurboSAAUpperChamberRoughCeramicPartsFastCooldownChamberE-DTCU&UniversalDomeVHP+DualArmRobot&HighThroughputSoftware氧化/擴散/CVD/離子注入離子注入摻雜使待摻雜原子（分子）電離；離子在電場中被加速；高速離子射入到半導體中；退火激活雜質(zhì)。注入和擴散比較注入和擴散比較擴散離子注入高溫，硬掩膜低溫，光刻掩膜各向同性雜質(zhì)分布各向異性雜質(zhì)分布不能同時控制雜質(zhì)濃度和結(jié)深能同時控制雜質(zhì)濃度和結(jié)深批處理工藝既有批處理也有單片工藝離子注入系統(tǒng)離子注入CMOS器件薄膜工藝化學氣相淀積(CVD)外延物理氣相淀積(PVD)濺射蒸發(fā)分子束外延(MBE)其他淀積技術電鍍旋涂CVD的優(yōu)點：獲得良好的臺階覆蓋可生長多種材料及化合物良好的工藝控制CVD氧化層與熱氧化層熱生長氧來自氣相硅來自襯底氧進入硅中生長氧化層質(zhì)量高CVD氧和硅均來自氣相生成物沉積在襯底表面溫度低于熱生長生長速率高CVD氧化層與熱氧化層熱生長氧來自氣相硅來自襯底氧進入硅中生長氧化層質(zhì)量高CVD氧和硅均來自氣相生成物沉積在襯底表面溫度低于熱生長生長速率高LPCVD臥式爐LPCVDTEOS臺階覆蓋好：對臺階的保形覆蓋淀積后USG密度較低，濕法腐蝕速率WERR~4（對應于熱氧WERR=1）750-850C致密后USG密度提高，WERR~2片內(nèi)均勻性好~

0.6%Width/Space=0.4/0.4;StepHeigth=0.6mPECVD更低溫度下的更高淀積速率淀積氣體的射頻感生等離子體薄膜應力由射頻控制腔體等離子體清洗PECVD反應器1980年代的CMOSIC1990年代的CMOSIC表面形貌類型化學機械拋光（CMP）平坦化技術：CMP金屬淀積AMATEnduraPVDSystem鋁金屬化鋁金屬化銅金屬化銅金屬化銅與低k介質(zhì)降低金屬電阻率和金屬層間絕緣介質(zhì)的介電常