個人采集整理僅供參照學(xué)習(xí)第五章部分習(xí)題參照答案5-10】一個1K*8的儲藏芯片需要多少根地址線，數(shù)據(jù)輸入輸出線？解：n=log21024=10根。因為一次可讀寫8位數(shù)據(jù)，因此需要8根數(shù)據(jù)輸入輸出線。5-11】某計算機字長32位，儲藏容量64KB，按字編址的尋址范圍是多少？若主存以字節(jié)編址，試畫出主存字地址和字節(jié)地址的分配狀況？解：因為字長32位，因此64KB=16KW，要表示16K個儲藏單元，需要14根地址線。因此按字編址的尋址范圍是0000H～3FFFH。若按字節(jié)編址，假設(shè)采納PC機常用的小端方案，則主存表示圖以下：【5-13】現(xiàn)有1024×1的儲藏芯片，若用它組成容量為16K×8的儲藏器。試求：實現(xiàn)該儲藏器所需芯片數(shù)目若將這些芯片分裝在若干塊板上，每塊板的容量是4K×8，該儲藏器所需的地址線的總位數(shù)是多少？此中幾位用于選板？幾位用于選片？幾位用作片內(nèi)陸點？解：需要16組來組成16K，共需芯片16×8=128片需要的地址線總位數(shù)是14位。因為共需4塊板，因此2位用來選板，板內(nèi)陸點12位，片內(nèi)陸點10位。1個人采集整理僅供參照學(xué)習(xí)每塊板的結(jié)構(gòu)以以下列圖2個人采集整理僅供參照學(xué)習(xí)4塊板共同組成16K×8儲藏器的結(jié)構(gòu)圖【5-15】某半導(dǎo)體儲藏器容量16K×8，可選SRAM芯片的容量為4K×4；地址總線A15～A0(A0為最低位)，雙向數(shù)據(jù)總線D7～D0，由R/W線控制讀寫。設(shè)計并畫出該儲藏器的邏輯圖，并注明地址分配、片選邏輯和片選信號的極性。解：注：采納全譯碼方式方案片選片內(nèi)陸點A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A000000000000000000000111111111111000100000000000000011111111111110010000000000000001011111111111100110000000000000011111111111111

4K4K4K4K由以上真值表可知，采納全譯碼方式，A15，A14恒為0，A13，A12為00，01，10，11時分別選定4組不同樣的4K的RAM芯片?？梢詫懗銎x邏輯表達(dá)式3個人采集整理僅供參照學(xué)習(xí)5-17】用容量為16K×1的DRAM芯片組成64KB的儲藏器畫出該儲藏器的結(jié)構(gòu)框圖設(shè)儲藏器的讀寫周期均為0.5微秒，CPU在1微秒內(nèi)最少要訪存一次，試問采納哪一種刷新方式比較合理？相鄰兩行之間的刷新間隔是多少？對所有儲藏單元刷新一遍所需的實質(zhì)刷新時間是多少？解：(1)結(jié)構(gòu)框圖以下(若看不清可以從”視圖”菜單中調(diào)整顯示比率)4個人采集整理僅供參照學(xué)習(xí)因為儲藏器芯片規(guī)格為16K×1，因此，其芯片內(nèi)部的儲藏矩陣是128×128的儲藏矩陣。若采納集中刷新方式，則死區(qū)為0.5×128=64微秒。而CPU1微秒最少訪存一次，長達(dá)64微秒的死區(qū)顯然極為不合理。若采納分別刷新方式，則需要將系統(tǒng)存取周期增添至1微秒，降低了整機速度，且刷新過于頻頻。因此，應(yīng)該采納異步刷新方式，假設(shè)同意的最大刷新間隔是2ms,則相鄰兩行刷新間隔為2ms/12815.625微秒。所有儲藏單元刷新一遍實質(zhì)時間是0.5*128=64微秒【5-18】有一個8位機，采納單總線結(jié)構(gòu)，地址總線16位(A15～A0)，數(shù)據(jù)總線8位(D7～D0),控制總線與主存有關(guān)的信號有MREQ(低電平有效同意訪存)和R/W(高電平為讀命令，低電平為寫命令)。主存地址分配以下：從0～8191為系統(tǒng)程序區(qū)，有ROM芯片組成；從8192~32767為用戶程序區(qū)；最后(最大地址)2K地址空間為系統(tǒng)程序工作區(qū)(上述地址均為十進制，按字節(jié)編址)?，F(xiàn)有以下儲藏芯片：8K×8的ROM，16K×1，2K×8，4K×8，8K×8的SRAM。從上述規(guī)格中采納芯片設(shè)計該機的儲藏器，畫出主存的連接框圖，并注意畫出片選邏輯及與CPU的連接。解：注：該題第一應(yīng)將十進制的單元數(shù)變換成對應(yīng)的地址空間?？傻孟到y(tǒng)程序區(qū)為0000H～1FFFH（8191）(8K)，用戶程序區(qū)2000H～7FFFH(24K)，程序工作區(qū)8000H～87FFH(2K)。因此，采納8K×8ROM一片，8K×8RAM3片，2K×8RAM1片。片選片內(nèi)陸點A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A00000000000000000000111111111111100100000000000000011111111111111010000000000000001011111111111110110000000000000011111111111111110000000000000001000011111111111

8K8K8K8K2K由真值表解析可知，可以用A15，A14，A13經(jīng)過3-8譯碼器進行片選，因為最后2K空間片內(nèi)陸點只有11位，因此，經(jīng)過一個或門共同參加片選工作。5個人采集整理僅供參照學(xué)習(xí)連接圖以下【5-19】某半導(dǎo)體儲藏器容量15KB，此中固化區(qū)8KB，可選EPROM芯片為4K×8；可選隨機讀寫區(qū)7KB，可選SRAM芯片有：4K×4,2K×4,1K×4.地址總線A15～A0，雙向數(shù)據(jù)總線D7～D0，R/W控制讀寫，MREQ為低電平常同意儲藏器工作。設(shè)計并畫出該儲藏器邏輯圖，注明地址分配，片選邏輯，片選信號極性等。解：注：該題采納全譯碼方案，采納2片4K×8的ROM，2片4K×4的RAM，2片2K×4的RAM，2片1K×4的RAM。片選片內(nèi)陸點A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0000000000000000000001111111111110001000000000000000111111111111100100000000000000010111111111111

4K4K4K6個人采集整理僅供參照學(xué)習(xí)0011000000000000001101111111111100111000000000000011101111111111

2K1K由上表解析可知，A15，A14恒為零，可以經(jīng)過A13，A12的四個不同樣狀態(tài)，00，01，10，11進行片選，采納全譯碼方式，片選邏輯以下：4K的ROM地址是0000H～0FFFH，片選CS0=Y04K的ROM地址是1000H～1FFFH，片選CS1=Y14K的RAM地址是2000H～2FFFH，片選CS2=Y22K的RAM地址是3000H～37FFH，片選CS3=A11+Y31K的RAM地址是3800H～3BFFH，片選CS4=A10+A11+Y3EN=MREQ+A14+A15連接圖以下：2K的RAM片內(nèi)陸點線為A10～A0，1K的RAM的片內(nèi)陸點線為A9～A0，圖中未畫出?！?-20】某計算機地址總線16位，訪存空間64KB。外頭設(shè)備與主存一致編址，I/O空間占用FC00～FFFFH?，F(xiàn)用2164芯片(64K*1)組成主儲藏器，設(shè)計并畫出該儲藏器邏輯圖，并畫出芯片地址線，數(shù)據(jù)線與總線的連接邏輯以及行選信號和列選信號的邏輯式，使接見I/O時不接見主存。動向刷新7個人采集整理僅供參照學(xué)習(xí)邏輯暫不考慮。解：I/O空間為1111110000000000～1111111111111111.可以看出，A15～A10恒為1.因此，當(dāng)A15～A10不全為1時為主存的地址空間，此時應(yīng)產(chǎn)生低電平片選：CS=A15*A14*A13*A12*A11*A10+MREQ【5-25】設(shè)某計算機主存容量為4MB，Cache容量為16KB，每塊包括8個字，每字32位，設(shè)計一個4路組相聯(lián)映像(即Cache每組內(nèi)有4個塊)的Cache組織，要求：畫出主存地址字段中各段的位數(shù)設(shè)Cache的初態(tài)為空，CPU挨次從主存第0，1，2，3，99號單元讀出100個字(主存一次讀出一個字)，并重復(fù)按此次序讀8次，問命中率是多少？若Cache的速度是主存的6倍，試問有Cache和無Cache對照，速度提升了多少倍？解：(1)主存容量4MB，因此地址共22位。每塊為8×4=32字節(jié)，因此塊內(nèi)陸點是5位。4塊為一組，因此組內(nèi)塊地址是2位。每組共32×4=128字節(jié)，Cache為16KB，共16KB/128B=128個組。因此組地址7位。主存可以分為4MB/16KB=256個區(qū)。因此區(qū)地址是8位。(2)解析：因為Cache的初態(tài)是空的，因此CPU接見0號字單元時未命中，此時需調(diào)入CACHE的0號塊，因為Cache每塊有8個字，0～7號單元的內(nèi)容被調(diào)入Cache，故后續(xù)接見1～7號字單元時命中。以此類推，主存第0、1、2、99號字單元分別在0、1、2.12塊中，因此CPU第一遍接見0～99號單元的過程中，每個塊第1個單元均不命中，故共有13次未命中。而第二遍到8個人采集整理僅供參照學(xué)習(xí)第八遍接見時因為所有信息均已調(diào)入Cache，因此所有命中。命