深圳大學(xué)-數(shù)字集成電路(中文)第一第二章..Whatisthiscourseallabout?數(shù)字集成電路的介紹CMOS器件與工藝導(dǎo)線模型CMOS反相器和邏輯門傳輸延時(shí)、噪聲和功耗組合、時(shí)序邏輯電路設(shè)計(jì)方法學(xué)能學(xué)到什么數(shù)字集成電路的入門介紹，從物理器件層到系統(tǒng)整片層的概念。強(qiáng)化數(shù)字電路知識(shí)，了解基于不同層次的DigitalICDesign的流程，具備一定的基本數(shù)字集成電路的設(shè)計(jì)能力2引言數(shù)字集成電路設(shè)計(jì)進(jìn)展數(shù)字集成電路中亟待解決的問題如何衡量設(shè)計(jì)質(zhì)量34第一臺(tái)機(jī)械計(jì)算機(jī)TheBabbageDifferenceEngine(1832)25,000零件Cost:17,470磅5ENIAC–第一臺(tái)電計(jì)算機(jī)(1946)電氣計(jì)算機(jī)磁控開關(guān)真空管1946年/18000電子計(jì)算機(jī)晶體管/集成電路沿革的動(dòng)力功耗-可靠性-成本6晶體管革命第一個(gè)晶體管BellLabs,1948BardeenSchockley7第一塊集成電路雙極型邏輯1960’sJackKilbyECL3輸入邏輯門Motorola19668

Intel4004微處理器19711000晶體管1MHz工作頻率全定制人工設(shè)計(jì)9IntelPentium(IV)微處理器2000年~億個(gè)晶體管~GHz工作頻率可復(fù)用設(shè)計(jì)基于單元庫(kù)/宏單元

層次化設(shè)計(jì)設(shè)計(jì)自上而下性能驅(qū)動(dòng)設(shè)計(jì)功耗-速度-面積10摩爾定律（Moore’sLaw）In1965,GordonMoorenotedthatthenumberoftransistorsonachipdoubledevery18to24months.Hemadeapredictionthatsemiconductortechnologywilldoubleitseffectivenessevery18months11Moore’sLawElectronics,April19,1965.12復(fù)雜度的演變-存儲(chǔ)器13晶體管數(shù)量1,000,000100,00010,0001,00010100119751980198519901995200020052010808680286i386i486Pentium?Pentium?ProK1BillionTransistorsSource:IntelProjectedPentium?IIPentium?IIICourtesy,Intel14Moore’slaw–微處理器40048008808080858086286386486Pentium?procP60.0010.010.1110100100019701980199020002010YearTransistors(MT)2Xgrowthin1.96years!TransistorsonLeadMicroprocessorsdoubleevery2yearsCourtesy,Intel15Moore’slaw–芯片尺寸40048008808080858086286386486Pentium?procP611010019701980199020002010YearDiesize(mm)~7%growthperyear~2Xgrowthin10yearsDiesizegrowsby14%tosatisfyMoore’sLawCourtesy,Intel16工作頻率P6Pentium?proc486386286808680858080800840040.111010010001000019701980199020002010YearFrequency(Mhz)LeadMicroprocessorsfrequencydoublesevery2yearsDoublesevery

2yearsCourtesy,Intel17Moore’slaw–功耗P6Pentium?proc486386286808680858080800840040.1110100197119741978198519922000YearPower(Watts)LeadMicroprocessorspowercontinuestoincreaseCourtesy,Intel18功耗將成為主要問題5KW18KW1.5KW500W40048008808080858086286386486Pentium?proc0.111010010001000010000019711974197819851992200020082012YearPower(Watts)能量的傳遞和耗散將變得不可能Courtesy,Intel19功率密度40048008808080858086286386486Pentium?procP611010010001000019701980199020002010YearPowerDensity(W/cm2)HotPlate核反應(yīng)溫度火箭噴嘴的溫度t功率密度過(guò)高導(dǎo)致節(jié)溫升高Courtesy,Intel20不僅僅是微處理器數(shù)字電話市場(chǎng)(出貨量)19961997199819992000Units

48M86M162M260M435MAnalogBasebandDigitalBaseband(DSP+MCU)PowerManagementSmallSignalRFPowerRF(datafromTexasInstruments)移動(dòng)電話21數(shù)字設(shè)計(jì)方面的挑戰(zhàn)

“微觀問題”?超高速設(shè)計(jì)

互連?噪聲、串?dāng)_?可靠性、可制造性?功耗?時(shí)鐘分布

“宏觀問題”?產(chǎn)品上市周期?千百萬(wàn)門級(jí)?高層次抽象?可復(fù)用IP:可移植性?可預(yù)測(cè)性?等.22產(chǎn)率發(fā)展趨勢(shì)1101001,00010,000100,0001,000,00010,000,000200319811983198519871989199119931995199719992001200520072009101001,00010,000100,0001,000,00010,000,000100,000,000LogicTr./ChipTr./StaffMonth.xxxxxxx21%/YpoundProductivitygrowthratex58%/YpoundedComplexitygrowthrate10,0001,0001001010.10.010.001LogicTransistorperChip(M)0.010.11101001,00010,000100,000Productivity(K)Trans./Staff-Mo.Source:Sematech復(fù)雜度超出了設(shè)計(jì)能力（產(chǎn)率）~！ComplexityCourtesy,ITRSRoadmap23縮放比例工藝特征尺寸每代降低0.7芯片按照功能每代兩倍增長(zhǎng)芯片成本卻沒有大幅增加每個(gè)功能的成本降低兩倍但是…如何設(shè)計(jì)功能更強(qiáng)的芯片?設(shè)計(jì)人員卻沒有按照每?jī)赡暝鲩L(zhǎng)翻倍的速度增加…因此需要更有效的設(shè)計(jì)方法開發(fā)不能級(jí)別的抽象更多優(yōu)秀的仿真綜合工具24設(shè)計(jì)抽象層次n+n+SGD+DEVICECIRCUITGATEMODULESYSTEM25設(shè)計(jì)的衡量如何去評(píng)價(jià)一個(gè)數(shù)字電路的性能?成本（Cost）可靠性（Reliability）可伸縮性（Scalability）速度（延時(shí)、操作頻率）Speed(delay,operatingfrequency)功耗（Powerdissipation）完成某功能能量（Energytoperformafunction）26數(shù)字電路的基本特性/參數(shù)靜態(tài)/穩(wěn)態(tài)特性魯棒性可靠性動(dòng)態(tài)/瞬態(tài)特性速度性能功耗特性熱耗散/電源要求芯片面積制造成本27集成電路的成本固定成本NRE(non-recurrentengineering)設(shè)計(jì)時(shí)間和人工成本一次性投入成本

可變成本Recurrentcosts芯片工藝、封裝、測(cè)試成本與芯片數(shù)量成正比與芯片面積成正比28電壓傳輸特性

VTC（VoltageTransferCharacteristic）V(x)V(y)VOHVOLVM

VOHVOLfV(y)=V(x)SwitchingThresholdNominalVoltageLevelsVOH=f(VOL)VOL=f(VOH)VM=f(VM)29數(shù)字與模擬信號(hào)之間的映射關(guān)系VILVIHVinSlope=-1Slope=-1VOLVOHVout“0”VOLVILVIHVOHUndefinedRegion“1”30噪聲容限（Noisemargin）NoisemarginhighNoisemarginlowVIH

VILUndefined

Region"1""0"VOH

VOLNMHNML邏輯門輸出邏輯門輸入NMH=VOH-VIHNML=VIL-VOL)31功能性和穩(wěn)定性―

數(shù)字電路中的噪聲i(t)

Inductivecoupling

CapacitivecouplingPowerandground

noisev(t)VDD32噪聲估計(jì)噪聲源:電源噪聲、干擾、串?dāng)_和偏移為預(yù)計(jì)產(chǎn)生的噪聲源分配所允許的噪聲容限區(qū)分固定噪聲和與信號(hào)幅度成比例噪聲源33主要可靠性指標(biāo)噪聲容限不能代表一切相比由低阻抗驅(qū)動(dòng)的節(jié)點(diǎn)，浮空節(jié)點(diǎn)更容易被干擾。噪聲抑制能力是更為重要的指標(biāo)–在系統(tǒng)噪聲存在的情況下正確處理和傳遞信息的能力

關(guān)鍵的指標(biāo):噪聲傳遞函數(shù)、驅(qū)動(dòng)器輸出阻抗和接收器輸入阻抗。34再生特性

Achainofinvertersv0v1v2v3v4v5v6

Simulatedresponse35再生特性 把一個(gè)輸入電壓Vin（Vin∈“0”）加在一條具有N個(gè)反相器的鏈上，反相器個(gè)數(shù)為偶數(shù)，當(dāng)且僅當(dāng)反相器具有再生性是輸出電壓Vout（N->∞）將等于VOL。當(dāng)輸入電壓Vin（Vin∈“1”），輸出電壓Vout（N->∞）將等于VOH36再生特性的條件RegenerativeNon-Regenerativeout=f(in)in=finv(out)37扇入和扇出NFan-outNFan-inMM38理想的數(shù)字門Ri=∞Ro=0Fanout=∞NMH=NML=VDD/2

g=VinVout39早期的反相器NMHVin

(V)Vout(V)NMLVM0.01.02.03.04.05.01.02.03.04.05.0通過(guò)觀察推導(dǎo)該結(jié)構(gòu)的DC參數(shù)？VOHVOLVIHVILVMNMHNML40傳播延時(shí)tp定義41環(huán)形振蕩器RingOscillatorT=2×

tp

×

N0001114243一階RC網(wǎng)絡(luò)的傳播延時(shí)voutvinCR達(dá)到50%點(diǎn)的時(shí)間：tp=ln(2)

τ=0.69RC=0.69τ從10%達(dá)到90%的時(shí)間tp=ln(9)τ=2.2RC=2.2τ反相器傳播延時(shí)的重要模型44設(shè)計(jì)關(guān)注問題數(shù)字集成電路設(shè)計(jì)方法的演變手工制作設(shè)計(jì)自動(dòng)化基于單元庫(kù)和IP核、自上而下的層次化設(shè)計(jì)設(shè)計(jì)抽象是關(guān)鍵“黑盒子”或“模型”參數(shù)簡(jiǎn)化，但足以精確到滿足上一層設(shè)計(jì)需要“分而治之”方法降低處理復(fù)雜度不直接面臨眾多晶體管，而是一組服用單元45設(shè)計(jì)關(guān)注的問題自上而下的層次化設(shè)計(jì)流程系統(tǒng)結(jié)構(gòu)級(jí)算法：C++，matlab模塊級(jí)RTL（VHDL/Verilog語(yǔ)言）：Synopsys/Metor門級(jí)（邏輯）邏輯綜合/時(shí)序/功耗分析：Synopsys晶體管級(jí)（電路）模擬電路分析：Cadence/Synopsys/Mentor器件級(jí)（版圖）布局布線/驗(yàn)證/后仿真：Cadence/Mentor46設(shè)計(jì)關(guān)注問題模擬設(shè)計(jì)自動(dòng)化？有效模型困難參數(shù)眾多工藝依賴性連續(xù)信號(hào)單元電路結(jié)構(gòu)各異單元庫(kù)數(shù)目龐大，復(fù)用效率低47設(shè)計(jì)關(guān)注問題設(shè)計(jì)自動(dòng)化引出的問題數(shù)字設(shè)計(jì)人員了解數(shù)字集