實(shí)驗(yàn)室注意事項(xiàng)按學(xué)號(hào)就座，座位固定禁止帶電操作儀器線，芯片不能自己隨意插拔，有問(wèn)題找老師實(shí)驗(yàn)箱不能隨意搬動(dòng)做完實(shí)驗(yàn)將實(shí)驗(yàn)臺(tái)整理好(此項(xiàng)作為操作成績(jī)的一部分），關(guān)掉萬(wàn)用表電源，關(guān)掉儀器、試驗(yàn)箱電源。搭接電路前自己測(cè)試短接線，學(xué)會(huì)自己檢測(cè)芯片11121312122232313233341424345152535616263671727378182838919293910203040座位號(hào)編排窗戶(hù)過(guò)道數(shù)字電路實(shí)驗(yàn)說(shuō)明按課表上課，后面有開(kāi)放時(shí)間。提前寫(xiě)好預(yù)習(xí)報(bào)告，老師抽查，做為平時(shí)成績(jī)的一部分最終成績(jī)：平時(shí)60%，考試40%，一票否決把報(bào)告保存好，考試時(shí)全訂一起收回可以上BB平臺(tái)上查閱參考資料實(shí)驗(yàn)報(bào)告打印電子版操作注意事項(xiàng)搭接電路前自己測(cè)試短接線，不能保證短接線是好的了解芯片的功能，學(xué)會(huì)自己檢測(cè)芯片自己檢測(cè)電路，老師可以指導(dǎo)用示波器檢測(cè)信號(hào)時(shí)，小黑夾子一定要接地?cái)?shù)字實(shí)驗(yàn)儀器示波器萬(wàn)用表數(shù)字實(shí)驗(yàn)箱電子技術(shù)實(shí)驗(yàn)門(mén)電路的邏輯功能及測(cè)試熟悉門(mén)電路的邏輯功能，掌握TTL門(mén)電路邏輯功能的測(cè)試方法；利用布爾代數(shù)用“與非”門(mén)實(shí)現(xiàn)其它門(mén)電路；熟悉數(shù)字電路實(shí)驗(yàn)箱的使用方法。實(shí)驗(yàn)?zāi)康?4系列——為T(mén)TL集成電路的早期產(chǎn)品，屬中速TTL器件。74L系列——為低功耗TTL系列，又稱(chēng)LTTL系列。74H系列——為高速TTL系列。74S系列——為肖特基TTL系列，進(jìn)一步提高了速度。74LS系列——為低功耗肖特基系列。74AS系列——為先進(jìn)肖特基系列，它是74S系列的后繼產(chǎn)品。74ALS系列——為先進(jìn)低功耗肖特基系列，是74LS系列的后繼產(chǎn)品。TTL集成電路-TTL：晶體管、晶體管邏輯門(mén)電路實(shí)驗(yàn)原理集成電路使用規(guī)則和方法：TTL：工作電壓：5V+10%；多余輸入端的處理：懸空為高，但不穩(wěn)定，需按邏輯要求接入電路；輸出端的處理：不允許并聯(lián)使用，不允許直接接地或接5V電源；嚴(yán)禁帶電操作。CMOS：工作電壓：CC4000:+3V--+18V，C000:+7V-+15V;多余輸入端的處理：所有輸入端都不允許懸空,不使用的輸入端應(yīng)按邏輯電平要求直接接VDD或VSS；輸出端的處理：輸出端不允許直接與VDD或VSS連接,同一芯片上的輸出端可以并聯(lián)使用；嚴(yán)禁帶電操作。實(shí)驗(yàn)原理TTL與非門(mén)的特性和技術(shù)參數(shù)-11、電壓傳輸特性：實(shí)驗(yàn)原理①輸出高電平UOH、輸出低電平UOLUOH2.4V、UOL

0.4V便認(rèn)為合格。典型值UOH=3.4VUOL=0.3V。②閾值電壓UTUi<UT時(shí)，認(rèn)為Ui是低電平。Ui>UT時(shí)，認(rèn)為Ui是高電平。UT

=1.4VTTL與非門(mén)的特性和技術(shù)參數(shù)-2實(shí)驗(yàn)原理3、TTL與非門(mén)在使用時(shí)多余輸入端處理：接+5V。若懸空，UI=“1”。為了防止干擾，一般將懸空的輸入端接高電平。輸入端并聯(lián)使用。2、輸出扇數(shù)：與非門(mén)電路輸出能驅(qū)動(dòng)同類(lèi)門(mén)的個(gè)數(shù)，與非門(mén)的扇出系數(shù)一般是10。TTL與非門(mén)的特性和技術(shù)參數(shù)-3實(shí)驗(yàn)原理4、平均傳輸時(shí)間：平均延遲時(shí)間的大小反映了TTL門(mén)的開(kāi)關(guān)特性，主要說(shuō)明門(mén)電路的工作速度。導(dǎo)通延遲時(shí)間tPHL-從輸入波形上升沿的中點(diǎn)到輸出波形下降沿的中點(diǎn)所經(jīng)歷的時(shí)間。截止延遲時(shí)間tPLH——從輸入波形下降沿的中點(diǎn)到輸出波形上升沿的中點(diǎn)所經(jīng)歷的時(shí)間。與非門(mén)的傳輸延遲時(shí)間tpd是tPHL和tPLH的平均值。一般TTL與非門(mén)傳輸延遲時(shí)間tpd的值為幾納秒～十幾個(gè)納秒。（1）VOH（min）=0.9VDD；VOL（max）=0.01VDD。所以CMOS門(mén)電路的邏輯擺幅（即高低電平之差）較大。（2）閾值電壓Vth約為VDD/2。（3）CMOS非門(mén)的關(guān)門(mén)電平VOFF為0.45VDD，開(kāi)門(mén)電平VON為0.55VDD。因此，其高、低電平噪聲容限均達(dá)0.45VDD。（4）CMOS電路的功耗很小，一般小于1mW/門(mén)；（5）因CMOS電路有極高的輸入阻抗，故其扇出系數(shù)很大，可達(dá)50。CMOS邏輯門(mén)電路主要參數(shù)實(shí)驗(yàn)原理

與門(mén)

或門(mén)

非門(mén)

F=A?BF=A+B&ABFABFABFABFABFABFA1FAFAFAF實(shí)驗(yàn)原理門(mén)電路常見(jiàn)符號(hào)

與非門(mén)或非門(mén)OC門(mén)

(兩輸入與非)&ABFABFABFABFABFABF&ABFABFABF國(guó)標(biāo)門(mén)電路常見(jiàn)符號(hào)實(shí)驗(yàn)原理AB&AB&AB國(guó)家標(biāo)準(zhǔn)

三態(tài)門(mén)(兩輸入與非)

與或非門(mén)+ABCDFABCDF&&門(mén)電路常見(jiàn)符號(hào)實(shí)驗(yàn)原理實(shí)驗(yàn)箱單脈沖源固連續(xù)定脈沖脈沖數(shù)碼管74007400740074207486406974547474749055574112741607413974153實(shí)驗(yàn)芯片介紹實(shí)驗(yàn)原理1、測(cè)試門(mén)電路邏輯功能實(shí)驗(yàn)操作選用74LS00一只按圖接線，測(cè)量并記錄數(shù)據(jù)：12y電壓(V)LLLHHLHH實(shí)驗(yàn)操作操作說(shuō)明2、異或門(mén)邏輯功能測(cè)試實(shí)驗(yàn)操作選用74LS86一只按圖接線，測(cè)量并記錄數(shù)據(jù)：12y電壓(V)LLLHHLHH3、用與非門(mén)控制輸出實(shí)驗(yàn)操作實(shí)驗(yàn)操作4、用異或門(mén)控制輸出5、邏輯門(mén)傳輸時(shí)間的測(cè)試實(shí)驗(yàn)操作