直接映射（p284-1）主存分區(qū)，每區(qū)內(nèi)塊數(shù)與Cahce內(nèi)行數(shù)相同。主存中每一個塊只能映射到Cache中某一個固定的行。i=jmodmi：Cache的行號j：主存的塊號m：Cache的總行數(shù)例：0=8mod8（主存第8塊映像到Cache的第0行）31區(qū)255…249248…15塊…9塊8塊7塊…1塊0塊M0區(qū)1區(qū)…區(qū)號…區(qū)號區(qū)號7行…1行0行Cache標識5位不靈活塊沖突概率高特點地址變換速度快無需替換算法直接映射檢索過程(p284-2)內(nèi)存地址區(qū)號區(qū)內(nèi)塊號塊內(nèi)地址5位3位8位7行區(qū)號……2行區(qū)號1行區(qū)號0行區(qū)號標記塊內(nèi)容量Cache7塊…1塊0塊…7塊…1塊0塊7塊…1塊0塊M0區(qū)1區(qū)31區(qū)…比較命中未命中Chapter5—LargeandFast:ExploitingMemoryHierarchy—3性能總結(p296-1)當CPU的性能提升時缺失代價將變得更顯著降低CPI內(nèi)存阻塞的時間開銷所占比例更大增加時鐘頻率存儲器阻塞將會浪費更多的CPU時鐘在評價系統(tǒng)性能時，不能忽略cache的性能Cache的性能(p296-2)Cache始終保存主存最活躍的局部區(qū)域的副本，使CPU的訪存操作大多數(shù)針對Cache，提高整個程序的執(zhí)行速度。命中率，越接近1越好。Nc——Cache完成存取的總次數(shù)Nm——主存完成存取的總次數(shù)h——命中率系統(tǒng)平均訪問時間越接近cache訪問時間越好。tc——命中時，cache訪問時間tm——未命中時，主存訪問時間ta——系統(tǒng)平均訪問時間Cache的性能(p296-3)系統(tǒng)訪問效率r——Tm/Tc，比值不宜太大，以5~10較好。e——系統(tǒng)訪問效率【例】CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為1900次，主存完成存取的次數(shù)為100次，已知cache存取周期為50ns，主存存取周期為250ns，求cache/主存系統(tǒng)的效率和平均訪問時間。h=Nc/(Nc+Nm)=1900/(1900+100)=0.95r=tm/tc=250ns/50ns=5e=1/(r+(1-r)h)=1/(5+(1-5)×0.95)=83.3%ta=htc+(1-h)tm=tc/e=50ns/0.833=60ns全相聯(lián)映射(p297-1)主存中任一塊都可以映射到Cache中任一行上。例：內(nèi)存容量64KB，分為256塊，每塊256B，Cache容量2KB，分為8行，每行也是256B。優(yōu)點：比較靈活Cache利用率高塊沖突概率低使用淘汰算法缺點：Cache標記太長比較電路難于設計和實現(xiàn)M255…7塊…1塊0塊塊號…塊號塊號7行…1行0行Cache標記8位全相聯(lián)映射檢索過程(p297-2)塊號塊內(nèi)地址內(nèi)存地址8位8位7行塊號……2行塊號1行塊號0行塊號標記塊內(nèi)容量Cache比較命中0塊1塊2塊…L-1塊L塊L+1塊…255M未命中8位組相聯(lián)映射(p297-3)主存分區(qū)，Cache分組，主存每個區(qū)的塊數(shù)與Cache的分組數(shù)相同。組間采用直接映射組內(nèi)采用全相聯(lián)映射特點：是全相聯(lián)映像與直接映像的折衷。較直接映像靈活較全相聯(lián)映像標記位短，速度快255254253252…7塊6塊5塊4塊3塊2塊1塊0塊M0區(qū)1區(qū)63區(qū)…區(qū)號區(qū)號區(qū)號區(qū)號區(qū)號1行0行1行0行Cache…1行…0組1組3組0行標識6位區(qū)號組相聯(lián)映射檢索過程(p297-4)區(qū)號區(qū)內(nèi)塊號Cache組號塊內(nèi)地址區(qū)號3塊2塊1塊0塊…3塊2塊1塊0塊3塊2塊1塊0塊區(qū)號區(qū)號區(qū)號區(qū)號1行0行1行0行CacheM0區(qū)1區(qū)63區(qū)…區(qū)號…1行…0組1組3組0行比較命中未命中6位2位8位標識6位塊內(nèi)容量Cache地址映射練習(p297-5)一個四路組相聯(lián)映射的Cache，由64行構成。主存包含4096個存儲塊，每塊由128字節(jié)組成。一個主存地址有多少位？主存地址格式中區(qū)號、組號和塊內(nèi)地址位數(shù)？1)19位，4096*128=2192)區(qū)號8位，組號4位，塊內(nèi)地址7位15組區(qū)號4095…40814080…31塊…17塊16塊15塊…1塊0塊區(qū)號區(qū)號區(qū)號區(qū)號3行2行1行0行CacheM0區(qū)1區(qū)255區(qū)…區(qū)號…63行…0組62行區(qū)號區(qū)號61行60行Chapter5—LargeandFast:ExploitingMemoryHierarchy—11存儲系統(tǒng)分級結構(p305)三級存儲系統(tǒng)Cache——主存層次中央處理器高速緩沖存儲器主存儲器外存儲器輔助軟硬件CPU和操作系統(tǒng)輔助硬件FastMATH這個層次稱為虛擬存儲器主存——外存層次Chapter5—LargeandFast:ExploitingMemoryHierarchy—12TLB缺失(p312-1)如果頁在主存儲器將頁表的轉(zhuǎn)換信息裝載到PTE，然后重新訪問可以由硬件處理可以從較為繁雜的頁表中得到復雜的信息或者用軟件處理產(chǎn)生一個特殊的異常，用優(yōu)化的處理程序來處理。如果頁不在內(nèi)存儲器（缺頁）操作系統(tǒng)處理程序從磁盤上讀取該頁并更新頁表然后重新啟動被中斷的指令Chapter5—LargeandFast:ExploitingMemoryHierarchy—13TLB缺失處理(p312-2)TLB缺失指要訪問的頁在頁表中，但不在TLB的頁表項中不在頁表中在目標寄存器被重寫前，必須知道TLB缺失產(chǎn)生異常處理程序從主存頁表中拷貝信息填到TLB中然后重啟指令如果訪問的頁不在主存，將發(fā)生頁缺失。Chapter5—LargeandFast:ExploitingMemoryHierarchy—14缺頁處理(p312-3)用缺失頁的虛地址查頁表，找到頁表項在磁盤上定位頁選擇要替換的頁如果被重寫過，先寫回磁盤把頁讀到內(nèi)存并更新頁表使進程又成為可運行狀態(tài)從故障指令處重新開始Chapter5—LargeandFast:ExploitingMemoryHierarchy—15指令集支撐(p329)用戶模式和系統(tǒng)模式特權指令僅在系統(tǒng)模式可用如果在用戶模式執(zhí)行，將向系統(tǒng)發(fā)送自陷中斷所有的物理資源都僅能通過特權指令訪問包括頁表，中斷控制，I/O寄存器虛擬化支持的前景當前的ISAs(e.g.,x86)已經(jīng)采用Chapter5—LargeandFast:ExploitingMemoryHierarchy—16接口信號(p331)CacheCPUMemoryRead/WriteValidAddressWriteDataReadDataReady323232Read/WriteValidAddressWriteDataReadDataReady32128128每次訪問需要多個時鐘周期Chapter5—LargeandFast:ExploitingMemoryHierarchy—17本章小結(p342)速度快的存儲器容量小，容量大的速度慢我們想要速度既快容量又大的存儲器Cache技術給我們展示了美好的前景局部性原理在他們的存儲空間中，程序經(jīng)常使用一小部分存儲層次L1cacheL2cache…DRAMmemory

disk在多處理器系統(tǒng)中，存儲器系統(tǒng)設計至關重要§5.12ConcludingRemarksChapter6—StorageandOtherI/OTopics—18I/O系統(tǒng)的性質(zhì)(p357)可靠性非常重要對存儲設備來說尤為重要性能評估延遲(響應時間)吞吐量(帶寬)臺式機和嵌入式系統(tǒng)主要關注設備的響應時間和多樣性服務器主要關注設備的吞吐量和可擴展性Chapter6—StorageandOtherI/OTopics—19DMA/VM相互作用(p371)OS使用虛擬地址DMA塊可能在物理內(nèi)存中不連續(xù)DMA如何使用虛擬地址呢？需要控制器完成地址轉(zhuǎn)換如果DMA使用物理地址需要打破以頁尺寸做數(shù)據(jù)塊邊界的限制或者將其轉(zhuǎn)換為多個連接的傳輸或者為DMA分配連續(xù)的物理頁面Chapter6—StorageandOtherI/OTopics—20I/O寄存器映射(p367)內(nèi)存映射I/O，統(tǒng)一編址寄存器和內(nèi)存一樣分配地址地址譯碼器對他們進行區(qū)分OS使用地址轉(zhuǎn)換機制限制他們僅在核態(tài)可訪問I/O指令獨立的指令去訪問I/O寄存器僅在核態(tài)執(zhí)行Example:x86Chapter6—StorageandOtherI/OTopics—21Polling輪詢(p368)周期性地檢測I/O狀態(tài)寄存器如果設備準備就緒，開始工作如果設備故障，采取某種措施去修復通常用于小的或低性能的實時嵌入式系統(tǒng)I/O的速度是預定的硬件成本低在其他系統(tǒng)中,會浪費CPU時間（忙式等待）Chapter6—StorageandOtherI/OTopics—22Interrupts中斷(p369-1)當設備準備好或發(fā)生故障時控制器向CPU發(fā)出中斷申請中斷類似于異常但對指令執(zhí)行來說，中斷是異步的能夠在指令之間調(diào)用處理程序中斷狀態(tài)通常能指出中斷設備中斷優(yōu)先級更急迫需要的設備賦予更高的優(yōu)先級能夠中斷一個低優(yōu)先級的中斷處理程序中斷的基本類型按中斷產(chǎn)生方式強迫中斷：由某種隨機產(chǎn)生的緊急事件引發(fā)的中斷。自愿中斷：由程序中事先安排好的中斷指令引發(fā)按中斷處理方式程序中斷：CPU響應中斷后，轉(zhuǎn)去執(zhí)行相應的中斷處理程序。簡單中斷（DMA方式）：CPU響應中斷后，不執(zhí)行中斷處理程序，只是讓出幾個總線周期給DMAC完成DMA操作。按中斷源內(nèi)中斷：由CPU內(nèi)部軟硬件原因引發(fā)，如單步中斷外中斷：CPU以外的部件引發(fā)非屏蔽中斷：優(yōu)先級高，用于應急處理可屏蔽中斷：優(yōu)先級低，用于一般外設傳送中斷的基本類型按中斷響應方式向量中斷將所有的中斷處理程序的入口地址（第一條指令的地址）排成一張表，稱為中斷向量表；在中斷響應時，CPU通過這張表找到各個中斷處理程序的入口地址。非向量中斷中斷源不提供中斷服務程序的入口地址，而通過軟件查詢的方法得到。按中斷重數(shù)單重中斷：在CPU執(zhí)行中斷服務程序的過程中不能再被打斷多重中斷（中斷嵌套）：在執(zhí)行某個中斷服務程序的過程中，CPU可去響應級別更高的中斷請求。中斷全過程流程圖取指令執(zhí)行指令中斷？響應中斷關中斷，即“中斷屏蔽”置位找出中斷源，并保存（PC）轉(zhuǎn)中斷服務子程序AA保存CPU現(xiàn)場設備服務恢復CPU現(xiàn)場開中斷，即“中斷屏蔽”復位是否公操作一條指令執(zhí)行完畢后，CPU所進行的操作。(如中斷處理、DMA傳送、取下條指令等)中斷周期中斷服務子程序中斷全過程中斷請求中斷判優(yōu)中斷響應主程序子程序中斷返回中斷處理中斷請求中斷源：引起中斷的原因或發(fā)出中斷申請的來源輸入輸出設備、實時時鐘、故障源、軟中斷指令中斷請求方式獨立請求線可直接識別中斷源中斷請求線數(shù)目有限公共請求線通過軟硬件識別中斷源中斷源數(shù)目可擴充二維結構同級別采用相同請求線不同級別采用不同請求線CPU中斷源n中斷源1INTRnINTR1…CPU中斷源n中斷源1INTAINTR…CPU中斷源1,n中斷源1,1INTA1INTR1…中斷源m,n中斷源m,1INTAmINTRm……中斷判優(yōu)CPU現(xiàn)行程序與中斷請求之間現(xiàn)行程序優(yōu)先級低于中斷請求優(yōu)先級，CPU可以響應中斷請求。各中斷請求之間軟件查詢方式查詢順序可通過編程改變，靈活；查詢、判優(yōu)靠程序?qū)崿F(xiàn)，占用CPU時間，速度慢。硬件排隊方式優(yōu)先級高的自動封鎖優(yōu)先級低的中斷請求。速度快，成本高，難于修改。INT1對1號中斷源服務INT2對2號中斷源服務INT3對3號中斷源服務INTn對n號中斷源服務YYYYNNNN…CPU響應中斷的條件CPU接收到中斷請求信號CPU允許中斷一條指令執(zhí)行完畢中斷響應過程保存斷點：入棧或存入指定內(nèi)存單元。關中斷：防止中斷響應過程被打斷。形成中斷服務程序入口中斷響應假定用0#內(nèi)存單元保存斷點（*用堆棧保存斷點）0#

→MAR*SP→MARPC→MDR；斷點保存WriteMDR→M（MAR）向量地址→PC0→EI；中斷允許觸發(fā)器清0，關中斷由中斷隱指令實現(xiàn)并不是真正的指令，由硬件直接實現(xiàn)的中斷響應過程中的基本操作。形成中斷處理程序入口軟件方法：軟件判優(yōu)、尋找中斷源，轉(zhuǎn)中斷處理硬件方法（向量中斷）：硬件自動形成中斷處理程序的入口地址（中斷向量）。向量地址通常有兩種情況：向量地址是中斷服務程序的入口地址CPU不需要再經(jīng)過處理就可以進入相應的中斷服務程序。適合于中斷源比較少的情況。向量地址是中斷向量表的指針中斷源給出的向量地址是中斷服務程序入口地址的地址。例：8086中斷系統(tǒng)。中斷響應中斷處理及中斷返回中斷服務程序流程保護現(xiàn)場：將中斷服務程序所要使用的有關寄存器的內(nèi)容壓入堆棧保存。開中斷：允許中斷嵌套。中斷服務：根據(jù)中斷源的要求進行具體的服務操作。關中斷并恢復現(xiàn)場：防止受干擾，先關中斷；然后從堆棧彈出舊現(xiàn)場信息。開中斷：由于中斷程序的插入是隨機的，無法在返回原來的程序之后再來開中斷，因此必須在中斷返回之前，由中斷服務程序執(zhí)行開中斷指令。中斷返回：從堆棧中彈出斷點地址，便可從服務程序返回到原來程序的斷點處，繼續(xù)執(zhí)行原程序。中斷嵌套概念一個系統(tǒng)中有多個中斷源若CPU正在某中斷服務程序時有更重要的中斷源申請中斷，則CPU就中止正在服務的程序，轉(zhuǎn)為新的中斷源服務，在處理完畢后，再返回到被中止的服務程序，直至處理完，返回主程序。中斷嵌套的關鍵中斷處理程序中開中斷利用堆棧保證中斷的逐級返回。中斷子程序A中斷子程序BAB斷點1斷點2重要性如何判斷？是否可變？中斷屏蔽中斷優(yōu)先級包括兩層含義響應優(yōu)先級多個中斷源同時發(fā)出中斷請求時，由硬件排隊線路決定的CPU的響應次序，稱為硬排隊。處理優(yōu)先級CPU在處理中斷的過程中，優(yōu)先執(zhí)行哪個中斷服務程序的次序?？梢杂芍袛嗥帘未a來改變優(yōu)先級順序，稱為軟排隊中斷屏蔽通過改變中斷屏蔽碼來改變中斷優(yōu)先級的技術。中斷屏蔽例：某計算機的中斷系統(tǒng)有4級響應優(yōu)先級1→2→3→4，每級對應一個屏蔽碼，如表所示，表中屏蔽碼為“0”表示開放，為“1”表示屏蔽。1000第4級1100第3級1110第2級1111第1級4級3級2級1級屏蔽碼中斷服務程序級別中斷屏蔽當有多個中斷源同時提出中斷請求時，中斷處理優(yōu)先級與中斷響應優(yōu)先級一致；當中斷請求先后出現(xiàn)時，允許級別高的中斷請求打斷級別低的中斷請求，以實現(xiàn)中斷嵌套。CPU運行軌跡如圖：①②④③②中斷服務程序①②③④主程序①中斷屏蔽改變中斷屏蔽碼：將優(yōu)先級順序改變?yōu)?→4→3→2。則中斷屏蔽碼應改寫為：1110第4級0110第3級0010第2級1111第1級4級3級2級1級屏蔽碼中斷服務程序級別中斷屏蔽此時CPU運行軌跡為：③②中斷服務程序①②④主程序③①②④①中斷控制器可編程中斷控制器8259A內(nèi)部結構數(shù)據(jù)總線緩沖器讀寫邏輯級聯(lián)緩沖比較器控制邏輯中斷服務寄存器(ISR)優(yōu)先級分析器中斷請求寄存器(IRR)中斷屏蔽寄存器(IMR)D7~D0…IR0IR7INTINTACSCAS0CAS1CAS2SP/ENRDWRA0內(nèi)部總線皮秒的單位換算（p17）0.000001皮秒=1渺秒0.001皮秒=1飛秒1,000皮秒=1納秒1,000,000皮秒=1微秒1,000,000,000皮秒=1毫秒1,000,000,000,000皮秒=1秒60,000,000,000,000皮秒=1分鐘3,600,000,000,000,000皮秒=1小時86,400,000,000,000,000皮秒=1天31,536,000,000,000,000,000皮秒=1年（平年）Chapter1—ComputerAbstractionsandTechnology—3940指令格式(p56-1)指令格式操作碼(OP)：根據(jù)編碼不同，區(qū)分不同操作的性質(zhì)及功能。地址碼：指明操作數(shù)的地址，特殊情況下也可能直接給出操作數(shù)本身。顯式地址：在指令中直接給出隱式地址：用隱含方式給出操作碼字段地址碼字段指令功能操作碼助記符加法001ADD減法010SUB傳送011MOV………41操作碼(p56-2)操作碼字段的位數(shù)取決于計算機指令系統(tǒng)的規(guī)模。假設一臺計算機系統(tǒng)有m條指令，指令中操作碼的位數(shù)為N位，則m<=2N或N>=log2m例：指令系統(tǒng)有8條指令，則操作碼需3位；有32條指令，需要5位操作碼。操作碼的編碼方式定長編碼操作碼的位數(shù)和位置固定。變長編碼操作碼的位數(shù)不固定，位置分散。42定長編碼(p56-3)操作碼的位數(shù)和位置固定。有利于簡化操作碼譯碼器的設計。常用于大、中型機中。例：IBM370系統(tǒng)（字長32位）操作碼長度固定均為8位，共可表示256種不同的指令。12位4位4位4位8位類型B2D2D1B1L1OPSS型D1B1I2OPSI型D1B2R2R1OPRS型D2B2X2R1OPRX型R2R1OPRR型4位12位43變長編碼(p56-4)操作碼的位數(shù)不固定，位置分散。可充分利用指令字長度，盡可能用有限的指令字長度來表示更多的指令，或在更大的地址空間中尋址。常用于小、微型機中。例：PDP—11（字長16位）44等長指令擴展操作碼法指令字長度一定時，地址位多，操作碼位少；操作碼位多，地址位少。[例]某機指令字長度16位，采用擴展操作碼法，設計三地址指令15條，二地址指令15條，單地址指令15條，零地址指令16條。0000...1110(1111)→OP=8位11110000...11111110(11111111)→OP=12位111111110000...111111111110(111111111111)→OP=16位1111111111110000...111111111111111115條三地址指令15條二地址指令15條單地址指