復(fù)習(xí)：半導(dǎo)體基礎(chǔ)學(xué)問本征半導(dǎo)體：純凈的具有晶體結(jié)構(gòu)的半導(dǎo)體。本征激發(fā)(熱激發(fā)）：在受溫度、光照等環(huán)境因素的影響，半導(dǎo)體共價(jià)鍵中的價(jià)電子獲得足夠的能量而擺脫共價(jià)鍵的束縛，成為自由電子的現(xiàn)象。兩種載流子多子：自由電子少子：空穴雜質(zhì)半導(dǎo)體：在本征半導(dǎo)體中摻入微量的雜質(zhì)形成的半導(dǎo)體。N型半導(dǎo)體：在純凈半導(dǎo)體硅或鍺中摻入磷、砷等5價(jià)元素。施主雜質(zhì)：因?yàn)槲鍍r(jià)元素的雜質(zhì)在半導(dǎo)體中能夠產(chǎn)生多余的電子，故稱之為施主雜質(zhì)或N型雜質(zhì)。多子：空穴少子：自由電子P型半導(dǎo)體：在純凈半導(dǎo)體硅或鍺中摻入硼等3價(jià)元素。受主雜質(zhì)：因?yàn)槿齼r(jià)元素的雜質(zhì)在半導(dǎo)體中能夠接受電子，故稱之為受主雜質(zhì)或P型雜質(zhì)。⑴載流子的兩種運(yùn)動方式：擴(kuò)散運(yùn)動：由于存在濃度差，載流子從濃度高的區(qū)域向濃度低的區(qū)域運(yùn)動。漂移運(yùn)動：載流子在電場作用下的定向運(yùn)動。⑵PN結(jié)的形成：將一塊半導(dǎo)體的一側(cè)摻雜成P型半導(dǎo)體，另一側(cè)摻雜成N型半導(dǎo)體，在兩種半導(dǎo)體的交界面處將形成一個特殊的薄層→PN結(jié)。PN結(jié)的形成PN結(jié)形成示意圖多子擴(kuò)散形成空間電荷區(qū)產(chǎn)生內(nèi)電場少子漂移促使阻擋擴(kuò)散與漂移達(dá)到動態(tài)平衡形成確定寬度的PN結(jié)①外加正向電壓（也叫正向偏置）外加電場與內(nèi)電場方向相反，內(nèi)電場減弱，擴(kuò)散運(yùn)動大大超過漂移運(yùn)動，N區(qū)電子不斷擴(kuò)散到P區(qū)，P區(qū)空穴不斷擴(kuò)散到N區(qū)，形成較大的正向電流，這時(shí)稱PN結(jié)處于導(dǎo)通狀態(tài)。PN結(jié)的單向?qū)щ娦寓谕饧臃聪螂妷海ㄒ步蟹聪蚱茫┩饧与妶雠c內(nèi)電場方向相同，增加了內(nèi)電場，多子擴(kuò)散難以進(jìn)行，少子在電場作用下形成反向電流，因?yàn)槭巧僮悠七\(yùn)動產(chǎn)生的，反向電流很小，這時(shí)稱PN結(jié)處于截止?fàn)顟B(tài)。PN結(jié)的伏安特性正向?qū)▍^(qū)反向截止區(qū)反向擊穿區(qū)K:波耳茲曼常數(shù)T:熱力學(xué)溫度q:電子電荷邏輯門電路：用以實(shí)現(xiàn)基本和常用邏輯運(yùn)算的電子電路。基本和常用門電路有與門、或門、非門（反相器）、與非門、或非門、與或非門和異或門等。邏輯0和1：電子電路中用高、低電平來表示。獲得高、低電平的基本方法：利用半導(dǎo)體開關(guān)元件的導(dǎo)通、截止（即開、關(guān)）兩種工作狀態(tài)。正邏輯與負(fù)邏輯的表示方法：正邏輯：高電平用1表示，低電平用0表示。負(fù)邏輯：高電平用0表示，低電平用1表示。門電路的分類。門電路的分類雙極型集成電路（接受雙極型半導(dǎo)體元件）晶體管–晶體管邏輯TTL射極偶合邏輯ECL集成注入邏輯I2LMOS集成電路（接受金屬氧化物元件）P溝道金屬氧化物PMOSN溝道金屬氧化物NMOS互補(bǔ)金屬氧化物CMOS第一節(jié)半導(dǎo)體二極管門電路二極管的開關(guān)特性二極管與門和或門電路

硅：0.5V

鍺：

0.1V導(dǎo)通壓降反向飽和電流死區(qū)電壓擊穿電壓UBR鍺硅：0.7V鍺：0.3VuEiVmA+-R一、半導(dǎo)體二極管的靜態(tài)特性3.1.1二極管的開關(guān)特性二極管的開關(guān)特性：高電平：VIH=VCC低電平：VIL=0

VI=VIH, D截止，VO=VOH=VCCVI=VIL, D導(dǎo)通，VO=VOL=0.7V產(chǎn)生反向復(fù)原過程的緣由：反向復(fù)原時(shí)間tre就是存儲電荷消散所須要的時(shí)間。二、二極管開關(guān)的動態(tài)特性給二極管電路加入一個方波信號，探討電流的波形。tre稱為反向復(fù)原時(shí)間+-DLRvIi導(dǎo)通和截止?fàn)顟B(tài)間轉(zhuǎn)換須要確定時(shí)間，轉(zhuǎn)換的特性即為動態(tài)特性。vitVF-VRIF-IRt1tstt0.1IRit存儲時(shí)間渡越時(shí)間0V3V3V0V3.1.2二極管與門和或門電路0.7V0.7V0.7V3.7V0V3V0V3V0V0V3V3VVB（V）VY（V）VA（V）輸入輸出0101BYA0011輸入0001輸出與邏輯真值表B+VAYDD3kΩR(+5V)CC12一、與門電路0V3V3V0V0V2.3V2.3V2.3V0V3V0V3V0V0V3V3VVB（V）VY（V）VA（V）輸入輸出二、或門電路YABDD21R0101BYA0011輸入0111輸出

或邏輯真值表其次節(jié)CMOS門電路

MOS管的開關(guān)特性

CMOS反相器其他類型的CMOS門電路一、MOS管的結(jié)構(gòu)S(Source)：源極G(Gate)：柵極D(Drain)：漏極B(Substrate):襯底金屬層氧化物層半導(dǎo)體層PN結(jié)3.2.1MOS管的開關(guān)特性二、MOS管的工作原理以N溝道增加型為例：當(dāng)加+VDS時(shí)，VGS=0時(shí)，D-S間是兩個背向PN結(jié)串聯(lián)，iD=0加上+VGS，且足夠大至VGS>VGS(th),D-S間形成導(dǎo)電溝道（N型層）開啟電壓

iD(mA)

0

uDS(V)

uGS=10V

8V

6V

4V2V轉(zhuǎn)移特性曲線輸出特性曲線夾斷區(qū)恒流區(qū)

0UGS(th)

uGS(V)

iD(mA)

可變電阻區(qū)截止區(qū)：VGS<VGS(th)，iD=0,ROFF>109Ω恒流區(qū)：iD基本上由VGS確定，與VDS關(guān)系不大可變電阻區(qū)：當(dāng)VDS較低（近似為0），VGS確定時(shí)，這個電阻受VGS限制、可變。三、MOS管的開關(guān)特性vIvOGDSRD+VDDvI<VGS(th)時(shí)，MOS管截止，ROFF>109Ω，iD

≈

0，vO≈VDD，MOS管處于斷開狀態(tài)。vI>VGS(th)時(shí)，MOS管導(dǎo)通，iD=VDD/（RD+RON）vO≈VDD×RON/（RD+RON）vO≈0，MOS管處于接通狀態(tài)。截止?fàn)顟B(tài)導(dǎo)通狀態(tài)NMOS管和PMOS管的通斷條件

GDSvGS＋－NMOS當(dāng)vGS＞VGS(th)時(shí)導(dǎo)通當(dāng)vGS＜VGS(th)時(shí)截止

GDSvGS－＋PMOS當(dāng)∣vGS∣＞VGS(th)時(shí)導(dǎo)通

當(dāng)∣vGS∣＜VGS(th)時(shí)截止

vIT1VDDvOT2一、CMOS非門的電路結(jié)構(gòu)漏極相連做輸出端PMOSNMOS柵極相連做輸入端3.2.2CMOS反相器二、CMOS非門的工作原理vOVDDT1T2vIVIL=0V截止導(dǎo)通vO≈VDDvOVDDT1T2vI導(dǎo)通截止vO≈0VIH=VDD實(shí)現(xiàn)非的邏輯關(guān)系低高低高電壓、電流傳輸特性：AB：T2截止，iD為0CD：T1截止，iD為0BC：T1、T2同時(shí)導(dǎo)通，iD≠0在轉(zhuǎn)折區(qū)中點(diǎn)，電流最大。噪聲容限

低電平噪聲容限高電平噪聲容限VNL=VILmax－VOLmaxVNH=VIHmin－VOHminG111G2VOLmaxVIHminVOHminVILmax例：某集成電路芯片，查手冊知其最大輸出低電平VOLmax=0.1V，最大輸入低電平VILmax=1.5V，最小輸出高電平VOHmax=4.9V，最小輸入高電平VIHmax=3.5V，則其低電平噪聲容限VNL=

。（1）2.0V（2）1.4V（3）1.6V（4）1.2V

VNL=VILmax－VOLmax=1.5V－0.1V=1.4V

BY+VDDAT1T2T4T33.2.3其他類型的CMOS門電路1.CMOS與非門①A、B當(dāng)中有一個或全為低電平常，T2、T4中有一個或全部截止，T1、T3中有一個或全部導(dǎo)通，輸出Y為高電平。②只有當(dāng)輸入A、B全為高電平常，T2和T4導(dǎo)通，T1和T3截止，輸出Y才會為低電平。BY+VDDAT2T1T4T32.CMOS或非門①只要輸入A、B當(dāng)中有一個或全為高電平，T1、T3中有一個或全部截止，T2、T4中有一個或全部導(dǎo)通，輸出Y為低電平。②只有當(dāng)A、B全為低電平常，T1和T3導(dǎo)通，T2和T4截止，輸出Y為高電平。在門電路的每個輸入端、輸出端各增設(shè)一級反相器，稱之為帶緩沖器的CMOS門電路。CMOS反相器輸出凹凸電平，輸出電阻是一樣的。3、漏級開路門電路（OD門）漏級開路門運(yùn)用時(shí)，必需外接上拉電阻。&ABFRL的計(jì)算方法OD門輸出全為“1”時(shí)：IOH—T5集電極漏電流VOH=VDD–IRLRL=VDD–(nIOH+mIIH)RLnIOH+mIIHRLmax=VDD–VOHmin并聯(lián)OD門個數(shù)VOH“1”“1”“1”IOHIRLn個VDDRL&&&&&&IIHm個IIHOD門輸出中有一個為“0”時(shí)：VOL=VDD-(IOL-m’IIL)RL當(dāng)VOL=VOLmax

時(shí)：RLmin=IOLmax-m’IILVDD–VOLmaxVOL“0”“1”“1”IOLIRLn個VDDRL&&&&&&IILm’個IIL3.CMOS傳輸門CVDDvIvOTPTNCsdTGvIvOCC符號①C＝0、，即C端為低電平（0V）、端為高電平（＋VDD）時(shí)，TN和TP都不具備開啟條件而截止，輸入和輸出之間相當(dāng)于開關(guān)斷開一樣。②C＝1、，即C端為高電平（＋VDD）、端為低電平（0V）時(shí)，TN和TP都具備了導(dǎo)通條件，輸入和輸出之間相當(dāng)于開關(guān)接通一樣，vo＝vI。CMOS模擬開關(guān)

CMOS模擬開關(guān)：實(shí)現(xiàn)單刀雙擲開關(guān)的功能。

C=0時(shí)，TG1導(dǎo)通、TG2截止，uO=uI1；

C=1時(shí)，TG1截止、TG2導(dǎo)通，uO=uI2。

4.CMOS三態(tài)門11AENTP2TP1TN1TN2AENY+VDD(a)電路(b)符號①EN=1時(shí)，TP2、TN2均截止，Y與地和電源都斷開了，輸出端呈現(xiàn)為高阻態(tài)。②EN=0時(shí)，TP2、TN2均導(dǎo)通，TP1、TN1構(gòu)成反相器。可見電路的輸出有高阻態(tài)、高電平和低電平3種狀態(tài)，是一種三態(tài)門。探討題：CMOS門電路多余引腳的處理。將2輸入的CMOS邏輯門轉(zhuǎn)換成CMOS反相器，其中的一個引腳多余，請分析以下4種處理方法的合理性。Z＆XZ1KΩVDD＆X1KΩZX≥1懸空ZX≥1(a)(b)(c)(d)結(jié)論：CMOS門電路多余引腳不能懸空；輸入引腳接一電阻到地相當(dāng)于輸入低電平。輸入端懸空極易產(chǎn)生感應(yīng)較高的靜電電壓，造成器件的永久損壞。三極管的開關(guān)特性＋－RbRc+VCCbce＋－截止?fàn)顟B(tài)飽和狀態(tài)iB≥IBSui=UIL<0.5Vuo=+VCCui=UIHuo=0.3V＋－RbRc+VCCbce＋－＋＋－－0.7V0.3VQ2ui

iB

e

Rb

biC

(mA)

直流負(fù)載線

VCC

Rc

0+VCCiC

uo工作原理電路輸出特性曲線80μA60μA40μA20μAiB=00

UCES

VCC

uCE(V)

00.5

uBE(V)輸入特性曲線iB(μA)Q1Q

Rc

c飽和區(qū)截止區(qū)放大區(qū)②ui=0.3V時(shí)，因?yàn)閡BE<0.5V，iB=0，三極管工作在截止?fàn)顟B(tài)，ic=0。因?yàn)閕c=0，所以輸出電壓：①ui=1V時(shí)，三極管導(dǎo)通，基極電流：因?yàn)?<iB<IBS，三極管工作在放大狀態(tài)。iC=βiB=50×0.03=1.5mA，輸出電壓：三極管臨界飽和時(shí)的基極電流：uo=VCC=5V③ui＝3V時(shí)，三極管導(dǎo)通，基極電流：而因?yàn)閕B>IBS，三極管工作在飽和狀態(tài)。輸出電壓：uo＝UCES＝0.3VTTL反相器TTL集成邏輯門電路的輸入和輸出結(jié)構(gòu)均接受半導(dǎo)體三極管，所以稱晶體管—晶體管邏輯門電路，簡稱TTL電路。TTL電路的基本環(huán)節(jié)是反相器。簡潔了解TTL反相器的電路及工作原理，重點(diǎn)駕馭其特性曲線和主要參數(shù)（應(yīng)用所需學(xué)問）。一、TTL反相器的工作原理1.電路組成輸出級輸入級中間級L+VCCD2AT1T5T2R1R4R2T4R3D1（1）當(dāng)輸入低電平常，vA=0.3V，T1放射結(jié)導(dǎo)通，vB1=0.3V+0.7V=1V，T2和T5均截止，T4和D2導(dǎo)通vO＝VCC–VBE4-VD≈5V-0.7V-0.7V=3.6VL+VCCD2AT1T5R1R4T4T2R2R3D11V3.6V0.3V2.工作原理（2）當(dāng)輸入高電平常，vA=3.6V，T1處于倒置工作狀態(tài)，集電結(jié)正偏，放射結(jié)反偏，vB1=0.7V×3=2.1V，T2和T5飽和，輸出為低電平vO=0.3V。L+VCCD2T1T5R1R4T4T2R2R3D12.1V0.3V3.6VA門電路級聯(lián)：前一個器件的輸出就是后一個器件的輸入，后一個是前一個的負(fù)載，兩者要相互影響。“0”“1”“0”IILIOLT1+5VRb1T4T5+5VIILIOLT4T5+5V“1”T1+5VRb1IOHIIH11“1”“0”IOHIIH11灌電流負(fù)載——當(dāng)驅(qū)動門輸出低電平常，電流從負(fù)載門灌入驅(qū)動門。拉電流負(fù)載——當(dāng)驅(qū)動門輸出高電平常，電流從驅(qū)動門拉出,流至負(fù)載門的輸入端。ABY+5VT1T2D4T3T4R1R2R3R44k1.6k130W1k0.3V1.0V＝5-0.7-0.7=3.6VT2，T4截止1.有一個輸入端輸入低電平T3

，D4導(dǎo)通其他類型的TTL門電路一、TTL與非門工作原理2.兩個輸入端都輸入高電平2.1V3.6V3.6VT2、T4飽和導(dǎo)通0.7V1.0VT3導(dǎo)通，D4截止＝UCES=0.3VABY+5VT1T2D4T3T4R1R2R3R44k1.6k130W1k功能表真值表邏輯表達(dá)式輸入有低，輸出為高；輸入全高，輸出為低。①A、B中只要有一個為1，即高電平，如A＝1，則iB1就會經(jīng)過T1集電結(jié)流入T2基極，使T2、T5飽和導(dǎo)通，輸出為低電平，即Y＝0。②A＝B＝0時(shí)，iB1、i'B1均分別流入T1、T'1放射極，使T2、T'2、T5均截止，T3、T4導(dǎo)通，輸出為高電平，即Y＝1。TTL或非門為了使TTL與非門能夠?qū)崿F(xiàn)線與，把輸出級改為集電極開路的結(jié)構(gòu)。①A、B不全為1時(shí)，uB1=1V，T2、T3截止，Y=1。接入外接電阻R后：②A、B全為1時(shí)，uB1=2.1V，T2、T3飽和導(dǎo)通，Y=0。OC門外接負(fù)載電阻RL的計(jì)算RL的計(jì)算方法OC門輸出全為“1”時(shí)：OC門輸出有一個為“0”時(shí)：留意m’：負(fù)載門的個數(shù)（假如負(fù)載為或非門，m’為輸入端的個數(shù)）。三態(tài)門①E＝0時(shí)，二極管D導(dǎo)通，T1基極和T2基極均被鉗制在低電平，因而T2～T5均截止，輸出端開路，電路處于高阻狀態(tài)。結(jié)論：電路的輸出有高阻態(tài)、高電平和低電平3種狀態(tài)。②E＝1時(shí)，二極管D截止，TSL門的輸出狀態(tài)完全取決于輸入信號A的狀態(tài)，電路輸出與輸入的邏輯關(guān)系和一般反相器相同，即：Y=A，A＝0時(shí)Y＝1，為高電平；A＝1時(shí)Y＝0，為低電平。國標(biāo)符號AE&Y(+5V)T4AR13kΩT3T2T1YR4100Ω+VCCT5R2750ΩR3360ΩR53kΩED電路結(jié)構(gòu)國標(biāo)符號A&Y輸入端懸空、通過電阻接地或接電源電壓時(shí)、輸入端邏輯狀態(tài)的確定。CMOS 門電路輸入端不允許懸空通過電阻接地等效于接低電平；通過電阻接電源等效于接高電平。TTL門電路輸入端懸空相當(dāng)于接高電平通過電阻接地或接電壓時(shí)，輸入端的邏輯狀態(tài)與電阻的大小有關(guān)。R≥1kΩ，輸入端相當(dāng)于接高電平R＜1kΩ，電阻相當(dāng)于導(dǎo)線小結(jié)OD、OC門上拉電阻RL的計(jì)算OD（或OC）門輸出全為“1”時(shí)：OD（或OC）門輸出有一個為“0”時(shí)：留意：OD門中m’＝m，均為輸入端的個數(shù)OC門中m’：負(fù)載門的個數(shù)（負(fù)載為與非門或非門）輸入端的個數(shù)（負(fù)載為其余邏輯門）小結(jié)一、選擇題1.CMOS三態(tài)門輸出高阻狀態(tài)時(shí)，

是正確的說法。ABDA.用電壓表測量指針不動B.相當(dāng)于懸空

C.電壓不高不低D.測量電阻指針不動2.以下電路中可以實(shí)現(xiàn)“線與”功能的有

。CDA.與非門B.三態(tài)輸出門C.集電極開路門D.漏極開路門3．以下電路中常用于總線應(yīng)用的有

。AA.TSL門B.OC門