100道填空題及參考答案100道填空題參考答案（*號的不作要求）一、數(shù)制和碼制1、十進制數(shù)254.75的二進制編碼1111111.11，十六進制編碼7F.C。2、將（459）10編成（010*********）8421BCD,(011110001100)余3碼3、下列數(shù)中，哪個數(shù)最大B（A、B、C、D）。A、二進制111B、八進制110C、十進制101D、十六進制1004、下列哪個數(shù)是合法的8進制數(shù)B（A、B、C、D）。A、128B、120C、912D、1A25、已知[N]補=10100101，則其[N]原=11011001。5-1、余3碼10001000對應的2421碼為C。A．01010101B.10000101C.10111011D.111010115-2、在計算機中進行加減運算時常采用D。AASCIIB原碼C反碼D補碼5-3、二進制小數(shù)-0.0110的補碼表示為1.1010。5-4、0的原碼有2形式，反碼有2形式，補碼有1形式。二、門電路6、CMOS電路不用的輸入端不能（能、不能）懸空。

7、CMOS“與非”門用的多余輸入端的處理方法有：A。A、接邏輯“1”B、接邏輯“0”C、懸空8、CMOS門電路的功耗比TTL門電路的功耗小(大、小)。9、TTL門電路的速度比CMOS門電路速度高（高、低）。10、與普通門電路不同，OC門在工作時需要外接上拉電阻和電源。11、OC門的輸出端相連可以實現(xiàn)線與。12、有兩個TTL與非門，它們的關門電平分別為VoffA=1.1V,VOFFB=0.9V；開門電平分別為VonA=1.3V,VonB=1.7V。它們輸出的高低電平均相同，A（A、B）門的抗干擾能力強。13、一片與非門芯片具有三個三輸入端與非門，該芯片引腳數(shù)至少要14。（14、16、18、20）。14、三態(tài)門除了具有高電平和低電平兩種狀態(tài)外，還有第三種狀態(tài)叫高阻狀態(tài)。15、三極管作為開關器件“非門”時，不能工作在放大狀態(tài)。三極管非門輸入低電平時，三極管工作在截止狀態(tài)。16、將2輸入端與非門當作非門使用時，則另一輸入端接1（0，1）；將2輸入端或非門當作非門使用時，則另一輸入端接0（0，1）。17、74LS00是TTL電路（TTL電路、CMOS電路）。18、TTL門電路主要外部特性參數(shù)有標稱電平、開門電平、關門電平延時、功耗、扇入系數(shù)、噪聲容限。等*19、NMOS門電路如圖19所示，輸入變量為A、B，輸出函數(shù)

L=。圖1920、一片芯片具有四個兩輸入端或非門，該芯片引腳數(shù)至少有14（14、16、18、20）。21、74LS00和74HC00芯片，74LS00芯片速度更快。圖2222、上圖中，Y1=L,Y2=L。（H=高電平、L=低電平）23、某集成電路芯片，查手冊知其最大輸出低電平VOLmax=0.1V，最大輸入低電平VILmax=1.5V，最小輸出高電平VOHmax=4.9V，最小輸入高電平VIHmax=3.5V，則其低電平噪聲容限VNL=B。A2.0VB1.4VC1.6VD1.2V23-1、下列真值表完成的邏輯函數(shù)為C。A、F=ABB、F=A-BC、F=A⊕BD、F=A+B23-2、X⊕0⊕1⊕1⊕1⊕0=。23-3、下列邏輯函數(shù)中，與AF=相等的是B。)(A11⊕=AF)(BAF=2⊙1)(C13?=AF)(D04+=AF三、邏輯函數(shù)化簡和冒險24、三變量A、B、C，最小項m0=1，m1=0，m2=0。25、x⊕0⊕1⊕0⊕1=x。（X是一位二進制數(shù)）26、由函數(shù)F=AB+AB+ADC構成的邏輯電路無（有，無）險象。27、邏輯函數(shù)FAECDEAC=++構成的邏輯電路，（有、無）無邏輯冒險。28、說法“一個沒有冒險現(xiàn)象的邏輯表達式是最簡邏輯表達式”錯誤。（正確、錯誤）29、說法“用卡諾圖簡化邏輯函數(shù)時，從沒有多種入圈方式的1開始畫卡諾圈，這樣將不會產生多余圈”正確。（正確、錯誤）30、說法“卡諾圈中1的個數(shù)應該為2的整數(shù)倍，如2、4、6…個1”錯誤。（正確、錯誤）31、邏輯函數(shù)的表達方法有表達式、電路圖、真值表等。32、競爭冒險是由于門電路延時產生的。四、組合邏輯電路33、常用MSI組合邏輯電路有編碼器、譯碼器、數(shù)據(jù)選擇器數(shù)值比較器、全加器等。34、說法“組合邏輯電路的輸出只和即時輸入有關，與過去的輸入和輸出無關”正確。（正確、錯誤）35、與門、或門和非門是組合邏輯電路的基本單元。36、奇校驗器只能檢測奇次（奇次、偶次）數(shù)據(jù)傳輸錯誤。37、數(shù)據(jù)選擇器的功能是C（A、B、C、D）。A、從兩路輸入信號中選一路輸出。B、把一路信號分時從幾路輸出。C、從多路輸入信號中選一路輸出。D、根據(jù)控制信號，決定是輸出輸入信號，還是輸出處于高阻狀態(tài)。38、數(shù)據(jù)比較器如圖所示，如果引腳234分別接“100”；9、11、14、1腳接“1001”；10、12、13、15接“1001”。那么567腳分別輸出001。39、超前進位加法器與串行進位加法器相比，速度更快。五、時序電路40、觸發(fā)器是時序邏輯電路的基本單元。41、就總體而言，主從觸發(fā)器在CP的一個變化周中期，它的狀態(tài)改變了1次，克服了空翻現(xiàn)象。42、C（A、B、C、D）克服了空翻現(xiàn)象。A、基本JK觸發(fā)器B、時鐘JK觸發(fā)器（即電平JK觸發(fā)器）C、主從JK觸發(fā)器D、時鐘RS觸發(fā)器43、與主從觸發(fā)器相比，邊沿觸發(fā)器抗干擾性能更好。44、觸發(fā)器按結構可分為基本觸發(fā)器、鐘控觸發(fā)器、主從觸發(fā)器、邊沿觸發(fā)器等。45、觸發(fā)器按功能可分為RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器等。46、JK觸發(fā)器的狀態(tài)由Qn=0轉換到Qn+1=1,J和K端正確而又完整的控制狀態(tài)是A（A、B、C、D）。A、1XB、0XC、X1D、X0(X表示任意二進位)47、某同步時序電路有9個狀態(tài)，該電路需要4個觸發(fā)器。48、要設計一個14進制加法計數(shù)器，該電路至少需要4個觸發(fā)器。49、時序電路的邏輯功能可以用特征方程、驅動方程、狀態(tài)圖、狀態(tài)表、時序圖等方程描述。50、請列舉兩種常用集成時序邏輯部件計數(shù)器、寄存器。51、兩片十進制計數(shù)器級聯(lián)后，最多可構成100進制計數(shù)器。52、狀態(tài)編碼時，狀態(tài)表中出現(xiàn)次數(shù)最多的次態(tài)應分配邏輯0（0、1）。53、異步時序電路中，觸發(fā)器狀態(tài)的變化不是（是、不是）同時發(fā)生的。54、下面哪種說法正確B（A、B、C）。A、同樣的輸入，對于JK邊沿觸發(fā)器與JK主從觸發(fā)器，出輸狀態(tài)

相同。B、同樣的輸入，對于JK邊沿觸發(fā)器與JK主從觸發(fā)器，輸出狀態(tài)未必相同。C、同樣的輸入，對于JK邊沿觸發(fā)器與JK主從觸發(fā)器，輸出狀態(tài)肯定不同。55、圖示電路是（同步時序電路，異步時序電路）異步時序電路。56、某同步時序電路，狀態(tài)轉移圖如圖所示，其功能是具有自啟動功能的模5二進制加法同步計數(shù)器。57、某自動飲料售賣機連續(xù)投入兩個一元硬幣時，給出一瓶飲料，給飲料控制信號應該用時序邏輯電路（組合邏輯電路、時序邏輯電路）產生。58、某密碼箱當連續(xù)按兩次“1”鍵，再按一次“2”鍵時，密碼箱打開，密碼箱開啟控制信號應該用時序邏輯電路（組合邏輯電路、時序邏輯電路）產生。59、某同步時序電路，狀態(tài)轉移圖如圖所示，其功能是111序列檢測器。、IIN/OUT60、時序邏輯電路設計步驟是：A（A、B、C、D）。A、依題意畫出狀態(tài)轉換圖，列狀態(tài)表，簡化狀態(tài)表，狀態(tài)編碼，畫激勵和輸出卡諾圖，得到激勵函數(shù)和輸出函數(shù)表達式，依據(jù)激勵函數(shù)和輸出函數(shù)表達式畫電路圖。B、依題意畫出狀態(tài)轉換圖，列狀態(tài)表，狀態(tài)編碼，簡化狀態(tài)表，畫激勵和輸出卡諾圖，得到激勵函數(shù)和輸出函數(shù)表達式，依據(jù)激勵函數(shù)和輸出函數(shù)表達式畫電路圖。C、依題意畫出狀態(tài)轉換圖，進行狀態(tài)編碼，畫電路圖，得到激勵函數(shù)和輸出函數(shù)表達式。D、依題意畫出狀態(tài)轉換圖，簡化狀態(tài)圖，得到激勵函數(shù)和輸出函數(shù)表達式，進行狀態(tài)編碼，畫電路圖。60-1、下列電路中，實現(xiàn)邏輯功能nnQQ=+1的是BD。)(A)(B60-2、某移位寄存器的時鐘脈沖頻率為100KHZ，欲將存放在該寄存器中的數(shù)左移8位，完成該操作需要B時間。A.10μSB.80μSC.100μSD.800ms六、其他*61、若傳輸門電路的個數(shù)為N、平均延遲時間為tpd，下面環(huán)形多諧振蕩器的振蕩周期為。CPQCPQCPQ0CP62、555定時器可構成施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器等電路。*63、單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)維持時間與觸發(fā)脈沖的寬度和幅度（有、無關）。*64、施密特觸發(fā)器與雙穩(wěn)態(tài)觸發(fā)器的區(qū)別為施密特觸發(fā)器是靠觸發(fā)，適用于慢變化的信號，而雙穩(wěn)態(tài)觸發(fā)器是觸發(fā)，不適合于慢變的信號。65、邏輯功能可由用戶根據(jù)自己的需要來設計并通過編程實現(xiàn)的器件是PLD。（組合邏輯器件、時序邏輯器件、A/D、D/A、PLD）*66、要保證采樣后的信號能反映原來的模擬信號，若A/D轉換器輸入模擬信號最高變化頻率為1MHz，取樣頻率的下限是。67、8位ADC輸入滿量程為10V，當輸入5V電壓值，數(shù)字輸出量為10000000。68、A/D轉換要經過采樣、保持、量化、編碼等步驟。69、用ROM實現(xiàn)的邏輯函數(shù)如上圖右所示，寫出邏輯函數(shù)（不用簡化）。。70、動態(tài)MOS存儲單元（DRAM）是利用電容存儲信息的,為不丟失信息,必須定期刷新，所以DRAM工作時必須輔以刷新電路。71、若要某共陰極數(shù)碼管顯示數(shù)字“3”，則顯示代碼abcdefg為。（0000000~1111111）72、若要某共陽極數(shù)碼管顯示數(shù)字“3”，則顯示代碼abcdefg為1111001。（0000000~1111111）73、根據(jù)寫入的方式不同，只讀存儲器ROM分為MROM，PROM，EPROM，E2PROM。74、某存儲器有10條地址線和8條數(shù)據(jù)線，該儲存器的容量是210字節(jié)。75、雙蹤示波器可以C（A、B、C、D）。A、能觀測兩路信號的電壓，只能顯示一路信號的波形。B、能觀測一路信號的電壓，顯示兩路信號的波形。C、能觀測兩路信號的電壓，顯示兩路信號的波形。D、能觀測兩路信號的電流，顯示兩路信號的波形。76、要測量12K的電阻阻值，應把量程打到C（A、B、C、D）。A、1K檔B、10K檔C、20K檔D、1M檔77、74LS00芯片應用時，電源引腳應接A（A、B、C、D）。A、5VB、10VC、12VD、220V78、做數(shù)字電路實驗時，C（A、B、C、D）。A、開電源時：先開實驗箱的電源，再開芯片工作電源（如+5V）；關電源時：先關實驗箱的電源，再關芯片工作電源（如+5V）。

B、開電源時：先開芯片工作電源（如+5V），再開實驗箱的電源；關電源時：先關實驗箱的電源，再關芯片工作電源（如+5V）。C、開電源時：先開實驗箱的電源，再開芯片工作電源（如+5V）；關電源時：先關芯片工作電源（如+5V），再關實驗箱的電源。D、開電源時：先開芯片工作電源（如+5V），再開實驗箱的電源；關電源時：先關芯片工作電源（如+5V），再關實驗箱的電源。79、判斷門電路芯片引腳號，D（A、B、C、D）。A、缺口朝左，腳朝下，右下腳第1腳的引腳就是1腳。B、缺口朝右，腳朝下，左下腳第1腳的引腳就是1腳。C、缺口朝左，腳朝下，左上腳第1腳的引腳就是1腳。D、缺口朝左，腳朝下，左下腳第1腳的引腳就是1腳。80、EEPROM是電可擦ROM。81、A/D表示模擬信號轉換成數(shù)字信號功能。82、數(shù)字電路的開發(fā)步驟是：B（A、B、C、D）。A、購買元器件，再進行仿真實驗，然后制作印刷電路板，最后把器件焊接到電路板上，進行調試。B、進行仿真實驗，再購買元器件，然后制作印刷電路板，最后把器件焊接到電路板上，進行調試。C、制作印刷電路板，再購買元器件，然后進行仿真實驗，最后把器件焊接到電路板上，進行調試。D、制作印刷電路板，再購買元器件，然后把器件焊接到電路板上，進行調試。最后進行仿真實驗。83、“對于EWB仿真實驗，觀察實驗結果時，只能看波形，發(fā)光

元件不能模擬發(fā)光，發(fā)聲元件不能模擬發(fā)出聲音”，這種說法錯（對、錯）。84、“對于EWB仿真實驗，數(shù)字邏輯器件引腳號和真實器件引腳號不相對應”，這種說法錯（對、錯）。85、數(shù)字邏輯課程主要內容有邏輯函數(shù)簡化、組合邏輯電路的分析與設計、時序邏輯電路分析與設計、常用中大規(guī)模集成電路與應用。86、RAM又分為：DRAM和SRAM等種類。87、存儲器必須有控制線、地址線和數(shù)據(jù)線。88、EWB仿真時，通過修改元件屬性可以改變元件值。89、用示波器觀察1K的矩形波信號，“掃描時間/分度”旋紐應該打到D，使得波形清晰可辨，且便于讀出信號周期。A、5ms/分度B、0.05ms/分度C、50ms/分度D、0.5ms/分度90、存儲器CY7C128A-15的容量211字節(jié)，數(shù)據(jù)寬度為8位。屬于RAM。（RAM、ROM）