數(shù)據(jù)選擇器的應(yīng)用一．實(shí)驗(yàn)?zāi)康?．了解74LS00，74LS86,74LS153芯片的內(nèi)部結(jié)構(gòu)和功能2．了解數(shù)據(jù)選擇器的結(jié)構(gòu)和功能；3．了解全加器和全減器的結(jié)構(gòu)和功能；4.學(xué)習(xí)使用數(shù)據(jù)選擇器（74LS153）設(shè)計(jì)全加器和全減器;5．進(jìn)一步熟悉邏輯電路的設(shè)計(jì)和建立過(guò)程。二.實(shí)驗(yàn)原理1.數(shù)據(jù)選擇器實(shí)現(xiàn)全加器0101101000100111列出全加器的真值表：對(duì)S的真值表進(jìn)行降維，得到：C對(duì)S的真值表進(jìn)行降維，得到：C（D0）iCg）iC（D1）iC（D3）i對(duì)C的真值表進(jìn)行降維，得到o0（Do）C（D2）iC（D1）i1（D3）ABCiSCo0000000110010100110110010101011100111111S真值表：得到—-—C真值表:o使用數(shù)據(jù)選擇器實(shí)現(xiàn)時(shí)，D0,Di，D2，D3分別代表四選一數(shù)據(jù)選擇器的四個(gè)輸入端，并用A,B作控制端，電路圖如下圖：圖一IOAI1A圖一IOAI1A12ABAZAEAIOBI1BI2BI2CEBZBSOSI2.數(shù)據(jù)選擇器實(shí)現(xiàn)全加全減（M=0全加，M=1全減）組合邏輯電路列出該邏輯電路的真值表：MABCiSC00MABCiSC0000000000110001010001101010010010101011001011111100000100111101011101101110010110100111000111111對(duì)S降維對(duì)S再降維對(duì)C0降維對(duì)C0再降維CCCCCCCCB十CDoB十C（同或）D2B十CDiB十C（同或）D30C0CC1C1BCDoBCD2BCD1BCD3使用數(shù)據(jù)選擇器實(shí)現(xiàn)時(shí)，D0,D1,D2,D3分別代表四選一數(shù)據(jù)選擇器的四個(gè)輸入端，并用M,A作控制端，電路圖如下圖：yo6IT7 -~7 ”IOA ZA q I1A/>V7A■ULSOOIB2BX"4LS153%U4A"4LS00■J.SOO■4-SOOr-SOO/>V7A■ULSOOIB2BX"4LS153%U4A"4LS00■J.SOO■4-SOOr-SOO圖二三．實(shí)驗(yàn)內(nèi)容1．按圖一搭建邏輯電路，測(cè)試實(shí)驗(yàn)結(jié)果，與真值表進(jìn)行對(duì)照。2．按圖二搭建邏輯電路，測(cè)試實(shí)驗(yàn)結(jié)果，與真值表進(jìn)行對(duì)照。*該過(guò)程中應(yīng)注意：實(shí)驗(yàn)室所提供的器件與非門(mén)并不夠用，需要用一個(gè)異或門(mén)改裝成非門(mén)，如下圖：四．實(shí)驗(yàn)收獲1．學(xué)會(huì)了全加器全減器的設(shè)計(jì)過(guò)程，為以后更好的應(yīng)