數(shù)字邏輯與應(yīng)用要點第一章數(shù)字概念與數(shù)制系統(tǒng)1.1-1.6數(shù)字與模擬（了解）1、數(shù)字量與模擬量：離散、有限；連續(xù)、無限2、數(shù)字系統(tǒng)的問題定義：輸入/輸出變量，映射函數(shù)（成員函數(shù)）3、數(shù)字系統(tǒng)分級：元件級、SSI、MSI(LSI)、VLSI1.7-1.8數(shù)位系統(tǒng)（重點）1、任意進制（r）數(shù)的多項式表示2、熟練10進制，2進制，8進制，16進制以及它們之間的相互轉(zhuǎn)換3、轉(zhuǎn)換方法：除基取余、乘基取整、多項式求和十進制整數(shù)轉(zhuǎn)二進制P12：例1-12十進制整數(shù)轉(zhuǎn)二進制P12：例1-12十進制小數(shù)轉(zhuǎn)二進制P13：例1-14的第二步（每次乘二，取整數(shù)）十進制小數(shù)轉(zhuǎn)二進制P13：例1-14的第二步（每次乘二，取整數(shù)）二進制轉(zhuǎn)十六進制二進制轉(zhuǎn)十六進制把每四位轉(zhuǎn)化為十進制，10-15AB、C、D、F）二進制轉(zhuǎn)八進制P10：1.8.2（二進制從最后一位依次向前取三位不夠添0，把每三位轉(zhuǎn)化為十進制）二進制轉(zhuǎn)八進制P10：1.8.2（二進制從最后一位依次向前取三位不夠添0，把每三位轉(zhuǎn)化為十進制）十進制轉(zhuǎn)十六進制、八進制，可短除可轉(zhuǎn)二進制。十進制轉(zhuǎn)十六進制、八進制，可短除可轉(zhuǎn)二進制。各進制之間的轉(zhuǎn)換計算。P34：13、14、15、17、18、19各進制之間的轉(zhuǎn)換計算。P34：13、14、15、17、18、19二進制編碼（部分重點）1、BCD碼：8421、5421、余3碼，自補碼特性211補碼3、間隔位編碼：GRAY碼4I碼（7位，C碼（8位）5、符號數(shù)編碼：原碼、反碼、補碼BCD就是簡單的把每個位上的數(shù)字轉(zhuǎn)化二進制）余3碼就是把十進制加3再轉(zhuǎn)BCD碼余3碼就是把十進制加3再轉(zhuǎn)BCD碼帶符號數(shù)量編碼帶符號數(shù)量編碼前面添0，負數(shù)添1。以1為基的補碼就是反碼，正數(shù)就是符號數(shù)，負數(shù)符號位不變，后面取反。以2為基的補碼就是補碼，正數(shù)就是符號數(shù)，負數(shù)符號位不變，后面取反加一）以1為基、2為基等補碼計算。P35：30、31以1為基、2為基等補碼計算。P35：30、31運算二進制（帶符號）數(shù)的加減運算P231-25P231-25P241-28P241-29P241-30帶符號使用補碼計算P25：1.10.2算數(shù)運算。P35：32算數(shù)運算。P35：32第二章布爾（開關(guān)）代數(shù)邏輯量：邏輯常量（0，1，邏輯變量邏輯量的賦值狀態(tài)：正邏輯（高電平1，低電平0，負邏輯基本邏輯運算（部分重點）1、基本邏輯運算：與、或、非；與非、或非；異或、同或；2、邏輯符號：美標，IEEE標準3、邏輯函數(shù)的三種描述方式：方程、真值表、邏輯圖基本邏輯運算圖形P39-42基本邏輯運算圖形P39-42P59P59IEEEP62：3、4、5開關(guān)代數(shù)（重點）1、三個性質(zhì)：相等、封閉、單位（幺元）2、運算規(guī)律：結(jié)合、分配、0-1、吸收。。。。。。3、運算規(guī)則：對偶、反演、代入規(guī)則0-1律重疊律互補律交換律

x0x1xxxxxx0xyyx

x11x0xxxxxx1xyyx結(jié)合律

x(yz)(xy)z x(yz)(xy)z合并律

x(yz)xyx(xy)xx(xy)xyxyxzxyxz(xy)(xy)x

xyz(xy)(xz)xxyxxxyxyxyxyx德摩根定律xyxy雙重否定律xx

xyxyP51P51德摩根定理(對偶律)。利用定理化簡P63：22、24、26、27德摩根定理(對偶律)。利用定理化簡P63：22、24、26、27功能全集代數(shù)化簡與變形1（減少門電路數(shù)量（減少門電路的輸入，降低復(fù)雜度）2、變形的目的：與功能全集匹配布爾函數(shù)的實現(xiàn)1（化簡，邏輯圖2、電路分析步驟：與電路設(shè)計過程相反第三章組合邏輯原理（就是組合邏輯）P110小結(jié)：(3.1-3.4；3.5、3.6不要求；3.7、3.8了解)。重點：組合邏輯設(shè)計、卡諾圖相關(guān)概念和化簡方法。P110小結(jié)：(3.1-3.4；3.5、3.6不要求；3.7、3.8了解)。重點：組合邏輯設(shè)計、卡諾圖相關(guān)概念和化簡方法。3.1從問題描述到真值表（經(jīng)驗）邏輯可用真值表、邏輯圖、布爾等式來描述。P69：3.1.2重點：積之和、和之積、最小項、最大項；最小項是乘積(與)項，一個最小項，一個最大項組成一個布爾表達式，每個字母至多出現(xiàn)一次的和項。邏輯可用真值表、邏輯圖、布爾等式來描述。P69：3.1.2重點：積之和、和之積、最小項、最大項；最小項是乘積(與)項，一個最小項，一個最大項組成一個布爾表達式，每個字母至多出現(xiàn)一次的和項。標準積之和是輸出函數(shù)為1的最小項的完整系列。a為1，a’為0；標準和之積是輸出函數(shù)為1的最大項的完整系列。a為0，a’為1。標準積之和是輸出函數(shù)為1的最小項的完整系列。a為1，a’為0；標準和之積是輸出函數(shù)為1的最大項的完整系列。a為0，a’為1。組合邏輯、標準積之和，和之積；最大項、最小項、隨意項等概念(P69)組合邏輯、標準積之和，和之積；最大項、最小項、隨意項等概念(P69)3.2-3.3函數(shù)與標準式110-1“積之和式”2、乘積項與最小項，標準積之和式300-1和式，通過反演規(guī)則，使乘積項變?yōu)楹晚?、最小項變?yōu)樽畲箜?，形成函?shù)的標準和之積式4、積之和、和之積式變形為相應(yīng)的標準式5、標準式之間的互換標準形式中最大項、最小項必須含有所有字母，用布爾代數(shù)轉(zhuǎn)化標準形式的標準形式中最大項、最小項必須含有所有字母，用布爾代數(shù)轉(zhuǎn)化標準形式的步驟P71步驟P717并寫出函數(shù)?？ㄖZ圖目標：標準式化簡1、合并方法：相鄰、相對、相重（目標：項內(nèi)文字最少）2、蘊含、質(zhì)蘊含、必要的質(zhì)蘊含3、選取一組互為必要的質(zhì)蘊含，覆蓋所有填1（0）的區(qū)域（項數(shù)最少）4、熟練至少4變量卡諾圖化簡5（無關(guān)項0-1無關(guān)項之積上左兩邊的變量相鄰的都是只變化一位，易于化簡。上左兩邊的變量相鄰的都是只變化一位，易于化簡。最小項化簡：首先把表格畫好如P79，根據(jù)式子里的十進制寫入1到對應(yīng)的2最小項化簡：首先把表格畫好如P79，根據(jù)式子里的十進制寫入1到對應(yīng)的24（2n）1，圈出來，找到它們的不同（一個1，一個0的時候）舍去，留下的字母按標準積之和、標準和之積寫出。ddd121241d1dd。最大項化簡不是重點最大項化簡不是重點四變量以下卡洛圖化簡：關(guān)鍵-邏輯相鄰四變量以下卡洛圖化簡：關(guān)鍵-邏輯相鄰M-Q法（了解3.6-3.8混合邏輯1、正邏輯體制、反函數(shù)、負邏輯體制2、正邏輯與門=負邏輯或門；正邏輯或門=負邏輯與門；正邏輯與非門=負邏輯或非門；正邏輯或非門=負邏輯與非門第六節(jié)多輸出函數(shù)尋求多個函數(shù)兩兩之間的公共項第四章利用集成電路設(shè)計組合電路與分析集成電路的命名規(guī)律P175：小結(jié)P175：小結(jié)4.4編碼器。P139例-P141564.4編碼器。P139例-P141561多路器實現(xiàn)四變量布爾函數(shù)8：15、19、224.6加法器與減法器(掌握半加器、全加器等概念，具體硬件實現(xiàn)了解)4.7二進制比較器。功能：P159例，一位二進制比較器4.8-4.11了解4.1-4.5：譯碼器、編碼器、數(shù)字多路器4.1-4.2一般方法與介紹4.3-4.4譯碼器與編碼器1、N-M線譯碼器：M≤2N次方，NM對應(yīng)一個最小項2、利用譯碼器實現(xiàn)組合邏輯函數(shù)3、譯碼器的級聯(lián)4、M-N線編碼器：與譯碼器相反，同一時刻只允許一個輸入有效5、優(yōu)先權(quán)編碼器譯碼器概念P128編碼器概念P137譯碼器概念P128編碼器概念P137P117：組合邏輯設(shè)計的一般方法組合邏輯電路的特點(與時序電路比較)P117：組合邏輯設(shè)計的一般方法組合邏輯電路的特點(與時序電路比較)譯碼器、編碼器、多路器、加法器和減法器、比較器等的功能、邏輯符號；譯碼器、編碼器、多路器、加法器和減法器、比較器等的功能、邏輯符號；實現(xiàn)布爾開關(guān)函數(shù)：實現(xiàn)布爾開關(guān)函數(shù)：譯碼器的實現(xiàn)：P131例題(圖有誤)。譯碼器能用做最小項或最大項產(chǎn)生器。譯碼器的實現(xiàn)：P131例題(圖有誤)。譯碼器能用做最小項或最大項產(chǎn)生器。Σ)，對低電平有效進行“或”(輸入取反)；輸出函數(shù)最大項(Π)，對低電平有效進行“與”(輸Σ)，對低電平有效進行“或”(輸入取反)；輸出函數(shù)最大項(Π)，對低電平有效進行“與”(輸出取反)。數(shù)字多路器1、多個數(shù)據(jù)輸入，一個數(shù)據(jù)輸出，由控制輸入進行選擇。2=1/03也可通過卡諾圖降維減少函數(shù)變量數(shù)目直到與控制信號數(shù)目相等，數(shù)據(jù)輸入端可能接入：0-1、變量（反變量、邏輯函數(shù)。加法器與減法器1、1位半加器、全加器2、多位串行加法器3、進位生成項G；進位傳遞P；本位進位C；本位和S；多位并行加法器4、減法器：利用加法器，使減數(shù)的算術(shù)補碼與被減數(shù)相加。5、BCD碼相加：對運算結(jié)果進行調(diào)整的方法比較器1、1位比較器的構(gòu)造2、利用1位比較器構(gòu)成多位比較器第五章觸發(fā)器1、觸發(fā)器結(jié)構(gòu)：基本RS觸發(fā)器、同步觸發(fā)器、主從觸發(fā)器、邊沿觸發(fā)器2、觸發(fā)器功能：RS、JK、D、T；邏輯符號，狀態(tài)真值表（特征表），次態(tài)方程（特征方程），波形圖（時序圖）P232：總結(jié)時序電路、觸發(fā)器等概念。觸發(fā)器按照實現(xiàn)的邏輯功能、觸發(fā)方式分類時序電路、觸發(fā)器等概念。觸發(fā)器按照實現(xiàn)的邏輯功能、觸發(fā)方式分類JKT、DJKT、D關(guān)系習(xí)題P237：3、4、5；P238：6、7、12；時序圖P237：11、13；邏輯符號P239：18；P240：19、20；根據(jù)邏輯圖分類四種基本觸發(fā)器特征方程、真值表(激勵表)、邏輯符號、時序圖內(nèi)容：5.1時序電路模型掌握5.2內(nèi)容：5.1時序電路模型掌握5.2(激勵表)5.3觸發(fā)器的時間規(guī)范：了解5.4-5.6了解第六章同步時序電路時序電路：同步時序、異步時序電路同步時序電路：Mealy型，Moore型P278：小結(jié)基本概念：狀態(tài)圖、狀態(tài)表、轉(zhuǎn)換表、激勵表重點：狀態(tài)圖狀態(tài)圖-狀態(tài)表-P278：小結(jié)基本概念：狀態(tài)圖、狀態(tài)表、轉(zhuǎn)換表、激勵表重點：狀態(tài)圖狀態(tài)圖-狀態(tài)表-轉(zhuǎn)換表P2486-9狀態(tài)表(6.2狀態(tài)機表示法)P2636-4(6.4構(gòu)造狀態(tài)圖)習(xí)題：P282：36.1-6.5第一節(jié)同步時序電路模型1、Mealy型，Moore型電路模型2、輸入變量、輸出變量、狀態(tài)變量、激勵變量32N第二節(jié)狀態(tài)機表示法1、狀態(tài)圖：Mealy型，Moore型22進制狀態(tài)表，激勵表（路的激勵表）3、激勵函數(shù)，輸出函數(shù)4（時序圖第三節(jié)同步時序電路設(shè)計1、從問題描述構(gòu)造電路狀態(tài)圖2第四節(jié)同步時序電路分析同步時序電路設(shè)計的逆過程，注意：得到激勵函數(shù)后，要代入觸發(fā)器次態(tài)方程，根據(jù)該方程形成電路轉(zhuǎn)換表。第五節(jié)寄存器與計數(shù)器1、4bit并入/并出寄存器，添加帶Load控制2、4bit移位寄存器：可串入、并出/串出；添加帶Load控制3、雙向移位寄存器：可串人/串出、并入/并出、帶Load控制4t異步加