第8章存儲器和可編程邏輯器件第一頁，共41頁。第8章存儲器和可編程邏輯器件存儲器

8.1可編程邏輯器件

8.2第二頁，共41頁。8.1存儲器8.1.1

存儲器概述

8.1.2只讀存儲器ROM

8.1.3讀寫存儲器RAM

第三頁，共41頁。按內(nèi)部信息的存取方式，可分為只讀存儲器ROM和讀寫存儲器RAM兩類；按構(gòu)成元件分，有雙極型存儲器和MOS型存儲器等等，具體的分類方法如圖8-1所示。8.1.1存儲器概述

1．存儲器的類型、特點

第四頁，共41頁。圖8-1

存儲器的分類方法

第五頁，共41頁。（1）存取周期也稱存儲器的存取速度，是指從CPU給出有效的存儲地址到存儲器給出有效數(shù)據(jù)所需的時間。存取時間越短，則速度越快。一般為幾納秒～幾百納秒。2．存儲器的主要技術(shù)指標

第六頁，共41頁。（2）存儲容量存儲容量指每個存儲器芯片所能存儲的二進制數(shù)的位數(shù)。即存儲芯片的容量等于芯片的地址單元數(shù)×數(shù)據(jù)線位數(shù)，即：字線數(shù)×位線數(shù)＝2n×m第七頁，共41頁。按存儲數(shù)據(jù)寫入方式的不同，只讀存儲器可分為：（1）掩膜ROM。（2）可編程PROM。（3）可改寫ROM。8.1.2只讀存儲器ROM

1．ROM的類型與特點

第八頁，共41頁。（1）ROM的結(jié)構(gòu)

ROM實質(zhì)上是一種組合邏輯電路，包括地址譯碼器、數(shù)據(jù)存儲矩陣和輸出緩沖器三部分，其結(jié)構(gòu)示意圖如圖8-2所示。2．ROM的結(jié)構(gòu)及工作原理

第九頁，共41頁。圖8-2

ROM結(jié)構(gòu)示意圖

第十頁，共41頁。（2）ROM工作原理為簡單起見，這里以如圖8-3（ａ）所示的22×4位二極管固定ROM為例來說明ROM的工作原理。圖中兩條地址線Ａ１Ａ０決定它有22

＝４條字線，該存儲器容量為22×４。字線和位線的交叉點個數(shù)為16個。第十一頁，共41頁。圖8-3

二極管ＲＯＭ

第十二頁，共41頁。由ROM的結(jié)構(gòu)示意圖和工作原理可知，它內(nèi)部有一個二進制地址譯碼器，提供了地址變量的全部最小項；有一個可以編程、作為存儲矩陣的或門陣列。利用ＲＯＭ可以很容易實現(xiàn)任何組合邏輯函數(shù)。3．ROM的應(yīng)用

第十三頁，共41頁。與固定ROM不同，PROM在封裝出廠時內(nèi)部存儲單元的內(nèi)容一般全為“1”。用戶可根據(jù)需要進行一次性編程處理，將某些單元的內(nèi)容改為“0”。4．可編程PROM

第十四頁，共41頁。圖8-4所示的是PROM的一種存儲單元，它由三極管和熔絲組成，存儲內(nèi)容為“1”，只要用電脈沖將熔絲燒斷，該單元內(nèi)容就變?yōu)椤?”。但熔絲燒斷后無法再接上，即只給一次編程機會，因此編程時應(yīng)仔細小心。第十五頁，共41頁。圖8-4

PROM存儲單元

第十六頁，共41頁。（1）存儲單元光擦除式ROM存儲單元采用懸浮柵MOS管元件，其管腳示意圖如圖8-5所示。（2）工作原理當用戶編程時，只要在柵極Ｇ和漏極Ｄ之間加上25Ｖ編程電壓，MOS管截止，相當于存儲單元的存儲內(nèi)容改寫為“０”。5．可改寫EPROM

第十七頁，共41頁。圖8-5

EPROM管腳示意圖

第十八頁，共41頁。（3）分類

EPROM有串行和并行輸入/輸出（I/O）之分。如93C86芯片是16K位的串行EEPROM，其外部引腳只有8個，引腳分布與功能如圖8-6所示。串行數(shù)據(jù)在EEPROM內(nèi)按字節(jié)存放，由ORG信號決定字長。第十九頁，共41頁。圖8-6

串行系列外引腳及功能

第二十頁，共41頁。

RAM一般由存儲矩陣、輸入/輸出控制電路和地址譯碼器3部分組成，如圖8-7所示。存儲器有3類信號線，即數(shù)據(jù)線、地址線和控制線。8.1.3讀寫存儲器RAM

1．RAM的基本結(jié)構(gòu)

第二十一頁，共41頁。圖8-7

RAM的基本結(jié)構(gòu)

第二十二頁，共41頁。讀寫存儲器有雙極型晶體管存儲器和MOS存儲器之分。MOS讀寫存儲器又可分為靜態(tài)SRAM和動態(tài)DRAM。（1）靜態(tài)RAM存儲單元（2）動態(tài)RAM存儲單元2．存儲單元

第二十三頁，共41頁。（1）位數(shù)的擴展當存儲系統(tǒng)實際字長超過存儲芯片字長時，需要進行字長擴展。一般字長擴展的方法是將存儲芯片并聯(lián)使用，如圖8-8。這些存儲芯片的地址、讀/寫、片選信號線應(yīng)相應(yīng)地連接在一起；而各芯片的輸入/輸出（I/O）線作為字節(jié)的各個位。3．RAM存儲容量的擴展

第二十四頁，共41頁。圖8-8

RAM字長擴展一般結(jié)構(gòu)

第二十五頁，共41頁。（2）存儲器字數(shù)的擴展當一片存儲器字（節(jié)）數(shù)不滿足需要時，可以用多片存儲器通過增加地址線的方式擴展尋址范圍，增大總字（節(jié)）存儲量。增加的（高位）地址線一般作為存儲器的片選信號CS，不同的高位地址選用不同的存儲芯片存取數(shù)據(jù)。第二十六頁，共41頁。為保證存儲器正確地工作，加到存儲器的地址、數(shù)據(jù)和控制信號之間存在一種時間制約關(guān)系。（1）RAM讀操作定時圖8-9給出了RAM讀操作的定時關(guān)系。4．RAM的操作與定時

第二十七頁，共41頁。圖8-9

讀操作時序圖

第二十八頁，共41頁。（2）RAM寫操作定時

RAM寫操作定時波形如圖8-10所示，為防止數(shù)據(jù)被寫入錯誤的單元，新地址有效到寫信號有效至少應(yīng)保持tAS時間間隔。第二十九頁，共41頁。圖8-10

RAM寫操作定時波形

第三十頁，共41頁。8.2可編程邏輯器件（1）基本結(jié)構(gòu)

PLD電路由與門和或門陣列兩種基本門陣列組成。根據(jù)這兩個陣列的可編程性，PLD有三種基本結(jié)構(gòu)：1．PLD的結(jié)構(gòu)

第三十一頁，共41頁。

1）“與”陣列固定、“或”陣列可編程結(jié)構(gòu)。

2）“與”陣列、“或”陣列都可編程結(jié)構(gòu)。

3）“與”陣列可編程、“或”陣列固定結(jié)構(gòu)。（2）連接方式從圖8-11（a）中可以看出，門陣列交叉點上連接方式共有三種情況，其圖形符號如圖8-12。第三十二頁，共41頁。圖8-11

可編程邏輯器件（PLD）

第三十三頁，共41頁。圖8-12

PLD連接方式

第三十四頁，共41頁?？删幊踢壿嬈骷≒LD）是一種可以由用戶編程執(zhí)行一定邏輯功能的大規(guī)模集成電路。（1）基本門電路的PLD表示法

PLD的輸入緩沖器（或反饋緩沖器）采用互補輸出結(jié)構(gòu)。2．PLD表示法

第三十五頁，共41頁。（2）PROM的PLD表示法

PROM實質(zhì)上是可編程邏輯器件，它包含一個固定連接的與門陣列和一個可編程的或門陣列。圖8-13是四位輸入地址碼四位字長PROM的PLD表示法表示。圖中可編程或陣列的可編程單元都以編程斷開連接形式表示，圖（b）為其等效表示。第三十六頁，共41頁。圖8-13

PROM電路的PLD表示法

第三十七頁，共41頁。PLD器件類型主要有可編程邏輯陣列PLA、可編程陣列邏輯PAL、通用陣列邏輯GAL和可編程只讀存儲器PROM。（1）可編程邏輯陣列PLA按照最簡與—或表達式編程，且其與陣和或陣均可編的器件稱為可編程邏輯陣列PLA。3．PLD的類型

第三十八頁，共41頁。（2）可編程陣列邏輯PAL

PAL是在PLA的基礎(chǔ)之上發(fā)展起來的，它使用TTL和ECL邏輯，具有可編程與陣列和不可編程的或陣列以及輸出邏輯。（3）通用陣列邏輯GAL像PAL一樣，GAL也是由可編程的與陣列、不可編程