計算機組成與結(jié)構(gòu)第4章第一頁，共69頁。一、主存的基本知識

——

主存儲器處于全機中心地位

按在計算機系統(tǒng)中的作用存儲器可分為三種：⑴高速緩沖存儲器（cache）：用來存放正在執(zhí)行的程序段和數(shù)據(jù)，以便CPU高速地使用它們。⑵主存儲器（簡稱主存或內(nèi)存）：用來存放計算機運行期間所需要的程序和數(shù)據(jù)，CPU可直接隨機地進行讀寫訪問。⑶輔助存儲器：用來存放當前暫不參與運行的程序和數(shù)據(jù)，以及一些需要永久性保存的信息，CPU不能直接訪問它。第二頁，共69頁。主存儲器處于全機中心地位，原因有三點：

（1）主存儲器存放當前計算機正在執(zhí)行的程序和數(shù)據(jù)，CPU直接從存儲器取指令或存取數(shù)據(jù)。（2）利用DMA（直接存儲器存取）技術(shù)和輸入輸出通道技術(shù)，在存儲器與輸入輸出系統(tǒng)之間直接傳送數(shù)據(jù)。（3）共享存儲器的多處理機利用存儲器存放共享數(shù)據(jù)，并實現(xiàn)處理機之間的通信。第三頁，共69頁。一、主存的基本知識-主存儲器的分類主存儲器目前使用半導體做介質(zhì)，主要有以下幾種隨機存儲器（RAM）

又稱讀寫存儲器，是指通過指令可以隨機地、個別地對各個存儲單元進行訪問只讀存儲器（ROM）只讀存儲器是只能讀不能寫的存儲器由于它和RAM分享主存儲器的同一個地址空間，所以它屬于主存儲器的一部分。第四頁，共69頁。

RAM種類靜態(tài)RAM(SRAM)動態(tài)RAM(DRAM)只讀存儲器種類ROM出廠信息已寫入不能修改PROM一次性寫入后只能讀不能修改EPROM可紫外線擦除可編程的只讀存儲器E2PROM可電擦除的可編程只讀存儲器一、主存的基本知識-主存儲器的分類第五頁，共69頁。

按信息的保存性是否長久來分，存儲器可分為如下兩類：(1)易失性存儲器：斷電后，存儲信息即消失的存儲器。(2)非易失性存儲器：斷電后信息仍然保存的存儲器。

RAM屬于易失性存儲器

ROM、PROM、EPROM、E2PROM屬于非易失性存儲器一、主存的基本知識-主存儲器的分類第六頁，共69頁。一、主存的基本知識

——主存儲器的主要技術(shù)指標主存儲器的主要性能指標為存儲容量和存取速度

1、存儲容量

定義：存儲容量是指主存所能容納的二進制信息總量。容量單位有位和字節(jié)及字，現(xiàn)代PC機，多數(shù)機器把一個字節(jié)定為8位；一個字為16位

第七頁，共69頁。

如某存儲器的容量為64K×16位，表示它有64K個字，每個字的字長為16位，若用字節(jié)數(shù)表示，則可記為128K字節(jié)（128KB）。1K=210=1,0241M=220

=1,048,5761G=230=1,073,741,8241T=240=1,099,511,627,776一、主存的基本知識

——主存儲器的主要技術(shù)指標第八頁，共69頁。

2、存取速度

⑴存取時間Ta：指的是從啟動一次存儲器操作到完成該操作所需要的時間。

⑵存取周期Tm：是指連續(xù)啟動兩次獨立的存儲器操作所需要的最小時間間隔。一般情況下，Tm大于Ta。

3、位價比：存儲器總價格/容量

4、主存與CPU的速度差距

雖然半導體存儲器的速度有了較大的提高，但總跟不上CPU的速度。

一、主存的基本知識

——主存儲器的主要技術(shù)指標第九頁，共69頁。一、主存的基本知識

——主存儲器的基本操作

主存與CPU的硬連接有三組連線：地址總線（AB）、數(shù)據(jù)總線（DB）和控制總線（CB），其中控制總線包括讀控制線、寫控制線和表示存儲器功能是否完成的控制線（ready）,如下圖所示。地址總線數(shù)據(jù)總線控制總線讀/寫CPUARDR主存儲器ready第十頁，共69頁。

1、讀

CPU先把信息字的地址送到AR，經(jīng)過地址總線送往主存，同時CPU通過控制總線發(fā)一個讀請求，然后CPU等待從主存儲器發(fā)來的信號，通知CPU讀操作已經(jīng)完成。主存儲器通過ready線回答，如果ready信號為1，說明存儲字的內(nèi)容已經(jīng)讀出，并放在數(shù)據(jù)總線上，送往DR。2、寫

CPU先將信息字在主存中的地址經(jīng)AR送往地址總線，并把信息字送DR，同時通過控制總線發(fā)出寫命令，然后CPU等待寫操作完成信號。主存把收到的信息字寫入CPU指定的地址后通過ready線發(fā)出完成信號1。CPU與主存之間采用異步工作方式，即一方工作時，另一方必須處于等待狀態(tài)。地址總線數(shù)據(jù)總線控制總線讀/寫CPUARDR主存儲器ready第十一頁，共69頁。二、半導體讀/寫存儲器

半導體讀/寫存儲器按存儲元件在運行中能否長時間保存信息來分為靜態(tài)存儲器（SRAM）和動態(tài)存儲器（DRAM）。SRAM利用雙穩(wěn)態(tài)觸發(fā)器來保存信息,而且只要不斷電,信息不會丟失,DRAM使用MOS電容來保存信息,使用時需要不斷給電容充電。第十二頁，共69頁。1、靜態(tài)存儲器（1）存儲單元

靜態(tài)RAM是利用雙穩(wěn)態(tài)觸發(fā)器來記憶信息的。六管靜態(tài)MOS記憶單元電路中的T1～T4組成兩個反相器，交叉耦合連接成一個觸發(fā)器；T1～T6管構(gòu)成一個記憶單元的主體，能存放一位二進制信息。第十三頁，共69頁。存儲單元未被選中時，字選擇線保持低電位，兩位線保持高電位；單元被選中時，字選擇線保持高電位。讀1—T1導通，T2截止，位線1產(chǎn)生負脈沖0—T1截止，T2導通，位線2產(chǎn)生負脈沖寫1—位線1送低電位，位線2送高電位0—位線1送高電位，位線2送低電位第十四頁，共69頁。第十五頁，共69頁。片選0—芯片被選中1—芯片未被選中0—寫1—讀第十六頁，共69頁。（2）開關特性讀周期參數(shù)CS一直有效CS后有效圖4.4靜態(tài)存儲器芯片讀數(shù)時序第十七頁，共69頁。圖4.5靜態(tài)存儲器寫時序第十八頁，共69頁。單管存儲單元寫入:字線為高電平,T導通寫1:位線為低電平,VDD通過T對Cs充電，電容中有電荷則保持不變。寫0:位線為高電平,Cs通過T放電(通過寄生電容CD），電容中無電荷則不變。2、DRAM第十九頁，共69頁。

讀出:位線預充電至高電平;當字線出現(xiàn)高電平后,T導通,若原來Cs充有電荷,則Cs放電,使位線電位下降,經(jīng)放大后,讀出為1;若原來Cs上無電荷,則位線無電位變化,放大器無輸出,讀出為0。讀出后,若原來Cs充有電荷也被放掉了,和沒有充電一樣,因此讀出是破壞性的,故讀出后要立即對單元進行“重寫”,以恢復原信息。第二十頁，共69頁。第二十一頁，共69頁。16K=214

地址碼為14位,為了減少封裝引腳數(shù),地址碼分兩批(每批7位)送至存儲器.先送行地址,后送列地址。16K位存儲單元矩陣由兩個64128陣列組成.讀出信號保留在讀出放大器中。讀出時,讀出放大器又使相應的存儲單元的存儲信息自動恢復(重寫),所以讀出放大器還用作再生放大器。16K1動態(tài)存儲器框圖說明第二十二頁，共69頁。16K1動態(tài)存儲器框圖說明再生:通過電容的充電來保存信息,但漏電阻的存在,其電荷會逐漸漏掉,從而使存儲的信息丟失.因此,必須在電荷漏掉以前就進行充電,這充電過程稱為再生,或稱為刷新。讀出過程就能使信息得以恢復,由于每列都有讀出放大器,因此只要依次改變行地址,輪流對存儲矩陣的每一行的所有單元同時進行讀出,當把所有行全部讀出一遍,就完成了再生。第二十三頁，共69頁。時序圖圖4.8動態(tài)存儲器RAS、CAS與地址Adr的相互關系第二十四頁，共69頁。讀圖4.9動態(tài)存儲器讀工作方式時序圖第二十五頁，共69頁。寫圖4.10動態(tài)存儲器寫工作方式時序圖第二十六頁，共69頁。頁面工作方式圖4.11動態(tài)存儲器頁面讀方式時序圖速度快功耗小(局部性原理)第二十七頁，共69頁。

3、DRAM與SRAM的比較

第二十八頁，共69頁。三、非易失性半導體存儲器

停電時信息不丟失的存儲器稱為非易失性存儲器?？煞譃镽OM、PROM、EPROM、E2PROM和flashmemory。

第二十九頁，共69頁。1、ROM

芯片的內(nèi)容在制造時已經(jīng)輸入，只能讀，不能修改。存儲原理：是根據(jù)元件的有無來表示該存儲單元的信息（1或0）。存儲元件：二極管或晶體管。第三十頁，共69頁。2、PROM

用戶可根據(jù)自己的需要來確定ROM里的內(nèi)容，常見的是熔絲式PROM是以熔絲的接通來表示1、斷開表示0。常用于工業(yè)控制機。第三十一頁，共69頁。3、EPROM

紫外線擦除，只能對芯片進行整體擦除，而不能對芯片中個別需要改寫的存儲單元單獨擦除。編程次數(shù)不受限制。

第三十二頁，共69頁。4、E2PROM

電擦除，可以用字擦除方式擦除，也可以用數(shù)據(jù)塊擦除方式擦除。以字擦除方式操作時，能夠只擦除被選中的那個存儲單元的內(nèi)容；在數(shù)據(jù)塊擦除方式操作時，可擦除數(shù)據(jù)塊內(nèi)所有單元的內(nèi)容。編程次數(shù)受限制。第三十三頁，共69頁。5、閃速存儲器（flashmemory）

一種快擦寫型存儲器，它的主要特點是：既可在不加電的情況下長期保存信息，又能進行快速擦除（整體擦除或分區(qū)擦除）與重寫，兼?zhèn)淞薊2PROM和RAM的優(yōu)點。

讀的速度超過SRAM。第三十四頁，共69頁。

PQFP封裝SOP封裝SOJ封裝第三十五頁，共69頁。四、DRAM的研制與發(fā)展內(nèi)存之痛!AMD與Intel的頻率競爭工作電壓為一般為5V80286

時代:(8位)SIMM內(nèi)存條，30PIN，256KB386和486時代:(16位,頁模式)SIMM，72pin，512KB

～2MB60nsPentium時代:(32位)EDO內(nèi)存條，72pin，4

～16MB有DIMM，168pin

；40ns8086

時代：主板焊接第三十六頁，共69頁。Intel

Celeron&AMD

K6：SDRAM——同步動態(tài)隨機讀寫存儲器同步&異步工作電壓為一般為3.3V頻率從66MHz、100、13364位，帶寬1GB異步存儲器Ready總線地址、讀寫信號存儲器總線地址、讀寫信號同步固定時鐘周期后總線時鐘第三十七頁，共69頁。圖4.12同步動態(tài)隨機存儲器(SDRAM)并行工作成組數(shù)據(jù)傳送方式1、第一個數(shù)據(jù)需要地址建立和行線充電時間，順序讀出數(shù)據(jù)時，省去上述時間2、順序傳送數(shù)據(jù)特別有效第三十八頁，共69頁。Intel：PentiumⅢ&Pentium

4

工作電壓為一般為2.5V頻率最高400MHz

DDRRambusDRAMAMD：K6&K7第三十九頁，共69頁。DDR——雙倍數(shù)據(jù)傳輸速率同步動

態(tài)隨機存儲器

是SDRAM的一種新技術(shù)。可在同一時鐘周期的上升和下降沿都能傳送數(shù)據(jù)，同樣時間內(nèi)的數(shù)據(jù)傳送量翻了一倍。雙通道DDR內(nèi)存技術(shù)是2003年中最熱門的技術(shù)之一。雙通道內(nèi)存技術(shù)其實就是雙通道內(nèi)存控制技術(shù)，能有效地提高內(nèi)存總帶寬，從而適應新的微處理器的數(shù)據(jù)傳輸、處理的需要。它的技術(shù)核心在于：芯片組(北橋)可以在兩個不同的數(shù)據(jù)通道上分別尋址、讀取數(shù)據(jù)，內(nèi)存可以達到128位的帶寬。第四十頁，共69頁。

雙通道DDR有兩個64bit內(nèi)存控制器，雙64bit內(nèi)存體系所提供的帶寬等同于一個128bit內(nèi)存體系所提供的帶寬。雙通道體系包含了兩個獨立的、具備互補性的智能內(nèi)存控制器，兩個內(nèi)存控制器都能夠在彼此間零等待時間的情況下同時運作。例如，當控制器B準備進行下一次存取內(nèi)存的時候，控制器A就在讀/寫主內(nèi)存，反之亦然。兩個內(nèi)存控制器的這種互補“天性”可以讓有效等待時間縮減50%，雙通道技術(shù)使內(nèi)存的帶寬翻了一翻。

第四十一頁，共69頁。帶寬

帶寬衡量傳輸數(shù)據(jù)的能力。用它來表示單位時間內(nèi)傳輸數(shù)據(jù)容量的大小，表示吞吐數(shù)據(jù)的能力。從功能上理解，我們可以將帶寬(內(nèi)存控制器,一般位于北橋芯片中,FSB前端總線）看作是內(nèi)存與CPU之間的橋梁。顯然，內(nèi)存的容量決定“倉庫”的大小，而內(nèi)存的帶寬決定“橋梁”的寬窄，兩者缺一不可，這也就是我們常常說道的“內(nèi)存容量”與“內(nèi)存速度”。

第四十二頁，共69頁。帶寬的計算方法

B表示帶寬，F(xiàn)表示存儲器時鐘頻率，D表示存儲器數(shù)據(jù)總線位數(shù)，則帶寬為：B=F×D/8例如，PC-100的SDRAM帶寬計算如下：100MHZ×64BIT/8=800MB/S

DDR還要乘2，第四十三頁，共69頁。其他技術(shù)DDR2SDRAM4位數(shù)據(jù)預讀取能力頻率提高導致發(fā)熱1.8V電壓最高頻率1024MHz

DDR38位數(shù)據(jù)預讀取能力第四十四頁，共69頁。DDRDDR2DDR3第四十五頁，共69頁。物理尺寸三星4GDDR31333256Mx8內(nèi)存顆粒16顆512MB↓1GB第四十六頁，共69頁。五、半導體存儲器的組成與控制

1、主存儲器容量的擴展當單個存儲芯片的容量不能滿足系統(tǒng)要求時，需多片組合起來以擴展字長（位擴展）或擴展容量（字擴展）。擴展方法有三種，位擴展、字擴展和字位擴展。存儲器容量=字數(shù)*位長

第四十七頁，共69頁。（1）位擴展

位擴展指只在位數(shù)方向擴展（加大字長），而芯片的字數(shù)和存儲器的字數(shù)是一致的。位擴展的連接方式是將各存儲芯片的地址線、片選線和讀/寫線相應地并聯(lián)起來，而將各芯片的數(shù)據(jù)線單獨列出。第四十八頁，共69頁。例：

兩個16K*4位的芯片采用位擴展方式擴展成一16K*8位的存儲器。如下圖所示。16K*4位的芯片的字長為4位，所以有4條數(shù)據(jù)線，分別用D0~D3和D4~D7表示；容量為16K=214，有14條地址線，用A0~A13

表示。第四十九頁，共69頁。位擴展第五十頁，共69頁。

圖中為片選信號，為讀寫控制信號，當=0時，該芯片被選中，此時若R/=1進行讀操作，R/=0時，進行寫操作。=1不進行任何操作。當CPU訪問該存儲器時，其發(fā)出的地址和控制信號同時傳給2個芯片，選中每個芯片的同一單元，其單元的內(nèi)容被同時讀至數(shù)據(jù)總線的相應位，或?qū)?shù)據(jù)總線上的內(nèi)容分別同時寫入相應單元。第五十一頁，共69頁。（2）字擴展

字擴展是指僅在容量方向擴展，而位數(shù)不變。字擴展將芯片的地址線、數(shù)據(jù)線、讀/寫線并聯(lián)，由片選信號來區(qū)分各個芯片。64K*8位的存儲器需要4個16K*8位芯片組成，連接圖如下。第五十二頁，共69頁。字擴展第五十三頁，共69頁。

數(shù)據(jù)線D0~D7線與各片的數(shù)據(jù)端相連，地址總線（共16條）低位A0~A13

與各芯片的14個地址端相連，兩位高位A14和A15經(jīng)過譯碼器和4個片選端相連。

在同一時間內(nèi)四個芯片中只能有一個芯片被選中。第五十四頁，共69頁。（3）字位同時擴展

當構(gòu)成一個容量較大的存儲器時，往往需要在字方向和位方向上同時擴展，這將是前兩種擴展的組合，實現(xiàn)起來也是很容易的。如用16K×4位的SRAM組成64K×8位的存儲器，需要8個芯片。第五十五頁，共69頁。2、存儲控制

為了維持MOS型動態(tài)記憶單元的存儲信息，每隔一定時間必須對存儲體中的所有記憶單元的柵極電容補充電荷，這個過程就是刷新。從上一次對整個存儲器刷新結(jié)束到下一次對整個存儲器全部刷新一遍為止，這一時間間隔稱為再生周期，又稱為刷新周期。常見的刷新方式有集中式、分散式。第五十六頁，共69頁。（1）集中刷新

定義：是指在一個刷新周期內(nèi)，利用一段固定的時間，依次對存儲器的所有行逐一再生一遍。

缺點：在集中刷新時必須停止讀/寫，這一段時間稱為“死區(qū)”，而且存儲容量越大，死區(qū)就越長。第五十七頁，共69頁。（2）分散刷新方式

分散刷新是指把刷新操作分散到每個存取周期內(nèi)進行，此時系統(tǒng)的存取周期被分為兩部分，前一部分時間進行讀/寫操作或保持，后一部分時間進行刷新操作。分散刷新方式?jīng)]有死區(qū)，這是它的優(yōu)點，但是，它也有很明顯的缺點，第一是加長了系統(tǒng)的存取周期，第二是刷新過于頻繁。第五十八頁，共69頁。3、存儲校驗線路主存一般采用海明校驗碼糾正數(shù)據(jù)出錯。具有糾正錯誤代碼的功能（ECC）.第五十九頁，共69頁。大容量的主存，可由多個存儲體組成，每個體都具有自己的讀寫線路、地址寄存器和數(shù)據(jù)寄存器，稱為“存儲模塊”。這種多模塊存儲器可以實現(xiàn)重疊與交叉存取。第i個模塊Mi的地址編號應按下式給出：M×j+i其中，j=0,1,2,…,L-1；i=0,1,2,…,M-1多體交叉存儲器第六十頁，共69頁。第六十一頁，共69頁。地址的模四交叉編址模體地址編址序列對應二進制地址最低二位M00,4,8,12,…,4j+0,…00M11,5,9,13,…,4j+1,…01M22,6,10,14,…,4j+2,…10M33,7,11,15,…,4j+3,…11第六十二頁，共69頁。