金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管第1頁(yè)，共119頁(yè)，2023年，2月20日，星期四1概述MOSFET：MetalOxideSemiconductorFieldEffectTransistor，是超大規(guī)模集成電路的主流器件。圖6-1：MOSFET的透視圖柵極：鋁、多晶硅（poly）等絕緣層：sio2圖中尺寸的表示：溝道長(zhǎng)度、氧化層厚度、器件寬度第2頁(yè)，共119頁(yè)，2023年，2月20日，星期四2概述源極和襯底、漏極和襯底形成兩個(gè)PN結(jié)。工作原理：在柵極加上足夠大的電壓，在柵極下方的半導(dǎo)體表面上會(huì)形成反型層，從而將漏極和源極連接，形成導(dǎo)電溝道。N溝道和P溝道MOSFET只有一種載流子導(dǎo)電，是單極器件第3頁(yè)，共119頁(yè)，2023年，2月20日，星期四3概述導(dǎo)電溝道的電導(dǎo)受控于柵極電壓，所以漏極電流的大小不僅受漏電壓的控制，還受到柵電壓的控制，這是MOSFET晶體管的工作基本原理。MOSFET是利用半導(dǎo)體的表面效應(yīng)制成的器件器件的工作原理與表面現(xiàn)象和性質(zhì)密切相關(guān)。第4頁(yè)，共119頁(yè)，2023年，2月20日，星期四46.1理想MOS結(jié)構(gòu)的表面空間電荷區(qū)理想MOS結(jié)構(gòu)和實(shí)際MOS結(jié)構(gòu)圖6-2：MOS電容器的基本結(jié)構(gòu)和能帶圖理想MOS結(jié)構(gòu)基于以下假設(shè)：（1）在氧化物中或在氧化物和半導(dǎo)體之間的界面上不存在電荷。（2）金屬和半導(dǎo)體之間的功函數(shù)差為零，如繪于圖6-2b中的情形。第5頁(yè)，共119頁(yè)，2023年，2月20日，星期四5功函數(shù)：真空能級(jí)到費(fèi)米能級(jí)的能量間隔，即阻止電子逃逸的勢(shì)壘。第二個(gè)條件表明金屬和半導(dǎo)體表面的勢(shì)能相等。前兩個(gè)條件表明：若沒有外加電壓，半導(dǎo)體的能帶從表面到內(nèi)部都是平的。6.1理想MOS結(jié)構(gòu)的表明空間電荷區(qū)第6頁(yè)，共119頁(yè)，2023年，2月20日，星期四6（3）sio2層是良好的絕緣體，能阻擋直流電流流過。因此，即使有外加電壓，表面空間電荷區(qū)也處于熱平衡狀態(tài)，這使得整個(gè)表面空間電荷區(qū)中費(fèi)米能級(jí)為常數(shù)。6.1理想MOS結(jié)構(gòu)的表明空間電荷區(qū)第7頁(yè)，共119頁(yè)，2023年，2月20日，星期四76.1.1半導(dǎo)體表面空間電荷區(qū)當(dāng)在電容器兩端加上電壓后，就會(huì)在MOS電容器的兩個(gè)極板——金屬和半導(dǎo)體——上產(chǎn)生感應(yīng)電荷。電量相同，極性相反，分別為QM和QS。由于金屬中的自由載流子濃度遠(yuǎn)大于半導(dǎo)體，因此在半導(dǎo)體中形成一個(gè)相當(dāng)厚的電荷層?？臻g電荷區(qū)的電場(chǎng)從半導(dǎo)體表面到內(nèi)部逐漸減弱。第8頁(yè)，共119頁(yè)，2023年，2月20日，星期四86.1.1半導(dǎo)體表面空間電荷區(qū)根據(jù)電磁場(chǎng)的邊界條件，每個(gè)極板上的感應(yīng)電荷與電場(chǎng)之間滿足如下關(guān)系：

為自由空間的電容率，為氧化物的相對(duì)介電常數(shù)，為半導(dǎo)體表面的電場(chǎng)，為半導(dǎo)體相對(duì)介電常數(shù)，為氧化層中的電場(chǎng)。第9頁(yè)，共119頁(yè)，2023年，2月20日，星期四96.1.1半導(dǎo)體表面空間電荷區(qū)空間電荷區(qū)中電場(chǎng)的出現(xiàn)使半導(dǎo)體表面與體之間產(chǎn)生一個(gè)電位差。半導(dǎo)體表面電勢(shì)，被稱為表面勢(shì)。圖6-3，加上電壓后MOS結(jié)構(gòu)內(nèi)的電位分布。第10頁(yè)，共119頁(yè)，2023年，2月20日，星期四106.1.1半導(dǎo)體表面空間電荷區(qū)為空間電荷區(qū)在半導(dǎo)體內(nèi)部的邊界，亦即空間電荷區(qū)寬度。外加電壓為跨越氧化層的電壓和表面勢(shì)所分?jǐn)偅旱?1頁(yè)，共119頁(yè)，2023年，2月20日，星期四116.1.1半導(dǎo)體表面空間電荷區(qū)第12頁(yè)，共119頁(yè)，2023年，2月20日，星期四126.1.2載流子的積累、耗盡和反型空間電荷區(qū)的電勢(shì)差改變了空間電荷區(qū)的能帶圖。根據(jù)外加電壓VG的極性和大小，在半導(dǎo)體表明有可能實(shí)現(xiàn)三種不同的載流子分布情況：載流子積累、載流子耗盡和載流子反型。第13頁(yè)，共119頁(yè)，2023年，2月20日，星期四136.1.2載流子的積累、耗盡和反型1、載流子積累緊靠硅表面的多數(shù)載流子濃度大于體內(nèi)熱平衡多數(shù)載流子濃度時(shí)，稱為載流子積累現(xiàn)象。以P型半導(dǎo)體為例，金屬電極加負(fù)電壓，半導(dǎo)體表面電勢(shì)為負(fù)，表面能帶向上彎曲第14頁(yè)，共119頁(yè)，2023年，2月20日，星期四146.1.2載流子的積累、耗盡和反型由熱平衡載流子密度(1-7-28和1-7-29)如圖6-4（a）在半導(dǎo)體表面形成空穴積累。第15頁(yè)，共119頁(yè)，2023年，2月20日，星期四156.1.2載流子的積累、耗盡和反型第16頁(yè)，共119頁(yè)，2023年，2月20日，星期四166.1.2載流子的積累、耗盡和反型2、載流子耗盡金屬電極加正電壓，半導(dǎo)體表面電勢(shì)為正，表面能帶向下彎曲，造成表面多數(shù)載流子空穴的耗盡，少子電子的數(shù)目有所增加。單位面積下的總電荷為：式中為耗盡層寬度。第17頁(yè)，共119頁(yè)，2023年，2月20日，星期四176.1.2載流子的積累、耗盡和反型由泊松方程可以得到如下的關(guān)系，類似于N＋P單邊突變結(jié)第18頁(yè)，共119頁(yè)，2023年，2月20日，星期四186.1.2載流子的積累、耗盡和反型第19頁(yè)，共119頁(yè)，2023年，2月20日，星期四196.1.2載流子的積累、耗盡和反型3、載流子反型在耗盡基礎(chǔ)上進(jìn)一步增加偏壓，使能帶進(jìn)一步向下彎曲，在半導(dǎo)體表面，出現(xiàn)少數(shù)載流子電子濃度高于本征載流子濃度，而多數(shù)載流子空穴的濃度低于本征載流子濃度的現(xiàn)象，即表面的半導(dǎo)體由P型變成了N型，稱為反型層，這種現(xiàn)象稱為載流子反型。第20頁(yè)，共119頁(yè)，2023年，2月20日，星期四206.1.2載流子的積累、耗盡和反型如圖6-4（c）所示。在xI的右邊區(qū)域仍然為P型，半導(dǎo)體表面感應(yīng)出PN結(jié)。當(dāng)撤銷外加電壓后，反型層消失，PN結(jié)也消失。這種PN結(jié)稱為物理PN結(jié)。第21頁(yè)，共119頁(yè)，2023年，2月20日，星期四216.1.2載流子的積累、耗盡和反型第22頁(yè)，共119頁(yè)，2023年，2月20日，星期四226.1.3反型和強(qiáng)反型條件反型的特點(diǎn)：半導(dǎo)體表面少數(shù)載流子電子濃度高于本征載流子濃度即因此反型條件為即半導(dǎo)體表面電勢(shì)等于半導(dǎo)體體內(nèi)的費(fèi)米勢(shì)第23頁(yè)，共119頁(yè)，2023年，2月20日，星期四236.1.3反型和強(qiáng)反型條件強(qiáng)反型的特點(diǎn)：半導(dǎo)體表面少數(shù)載流子電子濃度高于熱平衡時(shí)的多數(shù)載流子濃度即因此反型條件為為出現(xiàn)強(qiáng)反型時(shí)的表面電勢(shì)。第24頁(yè)，共119頁(yè)，2023年，2月20日，星期四246.1.3反型和強(qiáng)反型條件出現(xiàn)強(qiáng)反型后，繼續(xù)增加偏壓VG，導(dǎo)帶電子在很薄的強(qiáng)反型層中迅速增加，屏蔽了外電場(chǎng)。空間電荷區(qū)的勢(shì)壘高度、表面勢(shì)、固定的受主電荷，以及空間電荷區(qū)的寬度，都基本不變。反型層又稱為導(dǎo)電溝道，是MOS場(chǎng)效應(yīng)晶體管工作的物理基礎(chǔ)。第25頁(yè)，共119頁(yè)，2023年，2月20日，星期四256.1.3反型和強(qiáng)反型條件第26頁(yè)，共119頁(yè)，2023年，2月20日，星期四266.1.3反型和強(qiáng)反型條件由公式6-1-16，發(fā)生強(qiáng)反型時(shí)的感應(yīng)PN結(jié)耗盡層厚度為由公式6-1-15，總的表面空間電荷為第27頁(yè)，共119頁(yè)，2023年，2月20日，星期四276.1.3反型和強(qiáng)反型條件為反型層中單位面積下的可動(dòng)電荷，又稱為溝道電荷。對(duì)于P型半導(dǎo)體，就是反型層中單位面積的電子電荷，是外加電壓VG的函數(shù)（公式6-1-9和6-1-2），在MOSFET中是傳導(dǎo)電流的載流子。第28頁(yè)，共119頁(yè)，2023年，2月20日，星期四286.2理想MOS電容器MOS系統(tǒng)具有一定的電容效應(yīng)，因此把它叫做MOS電容器。但QM并不正比于VG，因此需要討論微分電容。系統(tǒng)單位面積的微分電容第29頁(yè)，共119頁(yè)，2023年，2月20日，星期四296.2理想MOS電容器微分電容C與外加偏壓VG的關(guān)系稱為MOS系統(tǒng)的電容—電壓特性。令第30頁(yè)，共119頁(yè)，2023年，2月20日，星期四306.2理想MOS電容器則有其中為絕緣層單位面積上的電容，為半導(dǎo)體表面空間電荷區(qū)單位面積電容。兩者串聯(lián)構(gòu)成MOS電容C。稱為歸一化電容。第31頁(yè)，共119頁(yè)，2023年，2月20日，星期四316.2理想MOS電容器絕緣層電容為常數(shù)，不隨外加電壓變化：因此求MOS系統(tǒng)的電容－電壓特性關(guān)鍵是求CS隨VG變化的規(guī)律。將電容隨電壓的變化分成幾個(gè)區(qū)域，大致情況如圖6-7所示。第32頁(yè)，共119頁(yè)，2023年，2月20日，星期四326.2理想MOS電容器第33頁(yè)，共119頁(yè)，2023年，2月20日，星期四336.2理想MOS電容器（1）積累區(qū)（VG<0）造成表面多子的大量積累。稍有變化，就會(huì)引起QS的很大變化，即CS較大，與CO串連后可以忽略不計(jì)。隨著VG趨向0，表面空穴積累變小，CS變小，總電容也變小。第34頁(yè)，共119頁(yè)，2023年，2月20日，星期四346.2理想MOS電容器（2）平帶情況（VG＝0）最后求得的半導(dǎo)體表面電容為其中LD為德拜長(zhǎng)度，標(biāo)志著為了屏蔽外電場(chǎng)而形成的空間電荷區(qū)厚度。第35頁(yè)，共119頁(yè)，2023年，2月20日，星期四356.2理想MOS電容器在完全電離的情況下有歸一化平帶電容為與氧化層厚度和襯底凈摻雜濃度有關(guān)結(jié)論：x0越大，電容越大；NA越大，電容越大（圖6-8）。第36頁(yè)，共119頁(yè)，2023年，2月20日，星期四366.2理想MOS電容器（3）耗盡區(qū)（VG>0）由下列兩個(gè)公式得到電容第37頁(yè)，共119頁(yè)，2023年，2月20日，星期四376.2理想MOS電容器耗盡層厚度隨電壓上升而加厚，CS下降。歸一化電容隨著外加偏壓的增加而減小。如圖6-7和6-9所示。第38頁(yè)，共119頁(yè)，2023年，2月20日，星期四386.2理想MOS電容器（4）反型區(qū)（VG>0）出現(xiàn)反型后的電容與電壓變化頻率有很大關(guān)系，如圖6-9所示。在積累區(qū)和耗盡區(qū)，QS的變化主要由多子空穴的流動(dòng)引起，變化的快慢由襯底的介電弛豫時(shí)間決定，一般較短。即只要外界電壓的變化頻率電容C就與頻率無(wú)關(guān)。第39頁(yè)，共119頁(yè)，2023年，2月20日，星期四396.2理想MOS電容器出現(xiàn)反型后，少子濃度不能被忽略，表面電荷由兩部分組成：反型層中的電子電荷QI，耗盡層中的受主電荷QB表面電容CS為第40頁(yè)，共119頁(yè)，2023年，2月20日，星期四406.2理想MOS電容器先考慮QI的積累過程，有兩個(gè)來源：來自于襯底，很少；來自于耗盡區(qū)的電子－空穴對(duì)產(chǎn)生，與載流子壽命有關(guān)（一般較長(zhǎng)）同樣，當(dāng)MOS上的電壓減小時(shí)，反型層中的電子要減少，少子數(shù)目的減少主要依賴于電子和空穴在耗盡層的復(fù)合來實(shí)現(xiàn)。第41頁(yè)，共119頁(yè)，2023年，2月20日，星期四416.2理想MOS電容器（1）高頻電壓電壓的變化太快，使得QI來不及變化第42頁(yè)，共119頁(yè)，2023年，2月20日，星期四426.2理想MOS電容器隨著VG的增加，耗盡層厚度增加，電容下降。隨著VG增加而形成強(qiáng)反型時(shí)，反型層中的電子電荷不斷增加，xd不再增加，MOS電容達(dá)到最小值。如圖6-7中的虛線。第43頁(yè)，共119頁(yè)，2023年，2月20日，星期四436.2理想MOS電容器（2）低頻電壓此時(shí)載流子壽命與信號(hào)頻率變化相當(dāng)，反型層中的電子電荷變化屏蔽了信號(hào)電場(chǎng),QI的變化對(duì)電容貢獻(xiàn)較大，而耗盡層寬度和電荷基本不變。形成反型后，QI隨電壓的變化很快，CS很大。如圖6-7。第44頁(yè)，共119頁(yè)，2023年，2月20日，星期四446.2理想MOS電容器總結(jié)：MOS系統(tǒng)電容特性1。由兩個(gè)電容CO和CS串聯(lián)。較小的電容起主要作用。2、C-V特性積累區(qū)、平帶情況、耗盡區(qū)、反型區(qū)、C-V特性隨信號(hào)頻率的變化。第45頁(yè)，共119頁(yè)，2023年，2月20日，星期四456.3溝道電導(dǎo)與閾值電壓一、溝道電導(dǎo)反型層在源和漏之間形成了一條導(dǎo)電通道，稱為溝道。溝道電導(dǎo)為式中為溝道中的電子濃度。為溝道寬度。第46頁(yè)，共119頁(yè)，2023年，2月20日，星期四466.3溝道電導(dǎo)與閾值電壓即為反型層中單位面積下的總的電子電荷溝道電導(dǎo)為第47頁(yè)，共119頁(yè)，2023年，2月20日，星期四476.3溝道電導(dǎo)與閾值電壓二、閾值電壓：定義為形成強(qiáng)反型所需要的最小柵電壓。當(dāng)出現(xiàn)強(qiáng)反型時(shí)第48頁(yè)，共119頁(yè)，2023年，2月20日，星期四486.3溝道電導(dǎo)與閾值電壓溝道感應(yīng)電荷QI受到VG的控制，只有當(dāng)VG>VTH時(shí)，才會(huì)有QI。這是MOSFET工作的基礎(chǔ)-場(chǎng)效應(yīng)。閾值電壓：第49頁(yè)，共119頁(yè)，2023年，2月20日，星期四496.3溝道電導(dǎo)與閾值電壓第一項(xiàng)表示在形成強(qiáng)反型時(shí)，要用一部分電壓去支撐空間電荷；第二項(xiàng)表示要用一部分電壓為半導(dǎo)體表面提供達(dá)到強(qiáng)反型時(shí)所需要的表面勢(shì)。第50頁(yè)，共119頁(yè)，2023年，2月20日，星期四506.4實(shí)際MOS的電容－電壓特性6.4.1功函數(shù)的影響功函數(shù)的定義：把一個(gè)電子從費(fèi)米能級(jí)移動(dòng)到真空能級(jí)上所需要做的功。實(shí)際系統(tǒng)中，鋁的功函數(shù)比P型硅要小，因此前者的費(fèi)米能級(jí)要高。從電子的運(yùn)動(dòng)趨勢(shì)可得，當(dāng)VG=0時(shí)，半導(dǎo)體的表面勢(shì)第51頁(yè)，共119頁(yè)，2023年，2月20日，星期四516.4.1功函數(shù)的影響表面勢(shì)的存在使得在半導(dǎo)體表面，能帶向下彎曲。要消除功函數(shù)差所帶來的影響，就必須在金屬電極上加一個(gè)負(fù)電壓，稱為平帶電壓。第52頁(yè)，共119頁(yè)，2023年，2月20日，星期四526.4.1功函數(shù)的影響第53頁(yè)，共119頁(yè)，2023年，2月20日，星期四536.4.1功函數(shù)的影響在一般情況下，外加電壓VG的一部分VG1用來使能帶拉平，剩下的一部分

VG-VG1起到理想MOS系統(tǒng)的VG的作用。對(duì)于半導(dǎo)體的空間電荷以及MOS的C-V特性而言，VG-VG1起著有效電壓的作用。第54頁(yè)，共119頁(yè)，2023年，2月20日，星期四546.4.2界面陷阱和氧化物電荷的影響氧化層電荷和Si-SiO2界面陷阱（包括四種電荷）：界面陷阱電荷、氧化物固定電荷、氧化物陷阱電荷、可移動(dòng)離子電荷。第55頁(yè)，共119頁(yè)，2023年，2月20日，星期四556.4.2界面陷阱和氧化物電荷的影響第56頁(yè)，共119頁(yè)，2023年，2月20日，星期四566.4.2界面陷阱和氧化物電荷的影響（1）界面陷阱電荷（interfacetrappedcharge）（2）氧化物固定電荷（fixedoxidecharge）（3）氧化物陷阱電荷（oxidetrappedcharge）大都可以通過低溫退火消除。第57頁(yè)，共119頁(yè)，2023年，2月20日，星期四576.4.2界面陷阱和氧化物電荷的影響（4）可動(dòng)離子電荷（mobileioniccharge）諸如鈉離子和其它堿金屬離子，在高溫和高壓下工作時(shí)，它們能在氧化層內(nèi)移動(dòng)。第58頁(yè)，共119頁(yè)，2023年，2月20日，星期四586.4.2界面陷阱和氧化物電荷的影響忽略功函數(shù)的影響。由于上述四種非理想陷阱及電荷的影響，在VG=0的情況下，會(huì)在氧化層中積累一定的正電荷。取金屬－氧化物截面為橫坐標(biāo)0點(diǎn)，假設(shè)在x處的薄層中有單位面積正電荷Q0。假設(shè)在金屬表面上感應(yīng)出的負(fù)電荷為QM，在半導(dǎo)體表面上感應(yīng)出的負(fù)電荷為QS第59頁(yè)，共119頁(yè)，2023年，2月20日，星期四596.4.2界面陷阱和氧化物電荷的影響且有關(guān)系QM+QS=Q0此時(shí)半導(dǎo)體表面的能帶向下彎曲，為拉平能帶，需要在金屬電極上加一個(gè)負(fù)電壓VG2，使QM=Q0，QS=0。第60頁(yè)，共119頁(yè)，2023年，2月20日，星期四606.4.2界面陷阱和氧化物電荷的影響因此絕緣層中正電荷對(duì)平帶電壓的影響與它們的位置有關(guān)，離金屬電極越近，對(duì)平帶電壓的影響越小。如果氧化層中正電荷連續(xù)分布，電荷體密度為，則第61頁(yè)，共119頁(yè)，2023年，2月20日，星期四616.4.2界面陷阱和氧化物電荷的影響總的平帶電壓其中稱為有效面電荷。第62頁(yè)，共119頁(yè)，2023年，2月20日，星期四626.4.2界面陷阱和氧化物電荷的影響為了方便，將上述四種電荷統(tǒng)稱為氧化層電荷，記為Q0。在多數(shù)情況下，在硅－氧化硅截面上由表面態(tài)引起的電荷占優(yōu)勢(shì)，取x=x0，則平帶電壓為第63頁(yè)，共119頁(yè)，2023年，2月20日，星期四636.4.3實(shí)際MOS閾值電壓和C-V曲線綜合考慮功函數(shù)差和氧化層電荷的影響，為實(shí)現(xiàn)平帶條件所需的偏壓即平帶電壓。閾值電壓必須修正，改寫為第64頁(yè)，共119頁(yè)，2023年，2月20日，星期四646.4.3實(shí)際MOS閾值電壓和C-V曲線第一項(xiàng)是為消除半導(dǎo)體和金屬的功函數(shù)差的影響，金屬電極相對(duì)于半導(dǎo)體所需要加的外加電壓；第二項(xiàng)是為了把絕緣層中正電荷發(fā)出的電力線全部吸引到金屬電極一側(cè)所需要加的外加電壓；第65頁(yè)，共119頁(yè)，2023年，2月20日，星期四656.4.3實(shí)際MOS閾值電壓和C-V曲線第三項(xiàng)是支撐出現(xiàn)強(qiáng)反型時(shí)的體電荷所需要的外加電壓；第四項(xiàng)是開始出現(xiàn)強(qiáng)反型層時(shí)，半導(dǎo)體表面所需的表面勢(shì)。第66頁(yè)，共119頁(yè)，2023年，2月20日，星期四666.4.3實(shí)際MOS閾值電壓和C-V曲線外加偏壓VG的一部分VFB用來使能帶拉平，剩下的一部分VG-VFB起到理想MOS系統(tǒng)的VG作用。而VFB<0，則C-V曲線應(yīng)該向左移動(dòng)。如圖6-14所示。第67頁(yè)，共119頁(yè)，2023年，2月20日，星期四676.5MOS場(chǎng)效應(yīng)晶體管6.5.1基本結(jié)構(gòu)和工作過程基本結(jié)構(gòu)描述：四端器件；氧化物上的金屬電極稱為柵極；源和漏的下方區(qū)域稱為場(chǎng)區(qū)，柵下區(qū)域稱為有源區(qū)。基本參數(shù)：溝道長(zhǎng)度L；氧化層厚度x0；稱的摻雜濃度Na。第68頁(yè)，共119頁(yè)，2023年，2月20日，星期四686.5.1基本結(jié)構(gòu)和工作過程工作原理：以源極為電壓參考點(diǎn)。只加電壓VD，源到漏相當(dāng)于兩個(gè)背靠背的PN結(jié)，通過的電流是反向漏電流，很小。柵極加正電壓VG，在半導(dǎo)體表面形成溝道，漏、源被溝道相連。溝道電導(dǎo)可以通過柵壓控制。體電勢(shì)：也會(huì)影響溝道電導(dǎo)。第69頁(yè)，共119頁(yè)，2023年，2月20日，星期四696.5.1基本結(jié)構(gòu)和工作過程（1）線性區(qū)：形成反型，但漏電壓很小溝道作用相當(dāng)于電阻，漏電流和漏電壓VD成正比。第70頁(yè)，共119頁(yè)，2023年，2月20日，星期四706.5.1基本結(jié)構(gòu)和工作過程（2）開始飽和：漏電壓增加，使靠近漏端的溝道寬度減小為0，稱為溝道夾斷。產(chǎn)生夾斷的地方稱為夾斷點(diǎn)，夾斷時(shí)的漏電壓記為VDsat。第71頁(yè)，共119頁(yè)，2023年，2月20日，星期四716.5.1基本結(jié)構(gòu)和工作過程第72頁(yè)，共119頁(yè)，2023年，2月20日，星期四726.5.1基本結(jié)構(gòu)和工作過程（3）飽和：當(dāng)VD>VDsat時(shí)，夾斷點(diǎn)左移，但夾斷點(diǎn)的電壓保持不變即溝道兩端電壓保持不變，因此漏電流也不變，主要變化是L縮短第73頁(yè)，共119頁(yè)，2023年，2月20日，星期四736.5.1基本結(jié)構(gòu)和工作過程第74頁(yè)，共119頁(yè)，2023年，2月20日，星期四746.5.2靜態(tài)特性將襯底和源接地。第75頁(yè)，共119頁(yè)，2023年，2月20日，星期四756.5.2靜態(tài)特性（1）線性區(qū)溝道感應(yīng)電荷漂移電子電流第76頁(yè)，共119頁(yè)，2023年，2月20日，星期四766.5.2靜態(tài)特性漏電流方程（6-5-4）式稱為薩支唐（C.T.Sah）方程。第77頁(yè)，共119頁(yè)，2023年，2月20日，星期四776.5.2靜態(tài)特性考慮到溝道電壓的作用將6-5-6代入6-4-12，再代入6-5-4，積分后得到6-5-7。一般采用簡(jiǎn)化的6-5-4表示漏電流。圖6-17：6-5-4和6-5-7兩種I/V特性的比較第78頁(yè)，共119頁(yè)，2023年，2月20日，星期四786.5.2靜態(tài)特性（2）飽和區(qū)假設(shè)在L點(diǎn)發(fā)生夾斷，則在L處有第79頁(yè)，共119頁(yè)，2023年，2月20日，星期四796.5.2靜態(tài)特性把式（6-5-8）代入式（6-5-4）得上式只在開始飽和時(shí)有效。超過這一點(diǎn)，電流可看作常數(shù)。第80頁(yè)，共119頁(yè)，2023年，2月20日，星期四806.5.2靜態(tài)特性第81頁(yè)，共119頁(yè)，2023年，2月20日，星期四816.5.2靜態(tài)特性（3）截止區(qū)沒有形成反型層。第82頁(yè)，共119頁(yè)，2023年，2月20日，星期四826.6等效電路和頻率響應(yīng)一、小信號(hào)參數(shù)1、線性導(dǎo)納gd對(duì)6-5-5求導(dǎo)可得：第83頁(yè)，共119頁(yè)，2023年，2月20日，星期四836.6等效電路和頻率響應(yīng)線性區(qū)的電阻，稱為開態(tài)電阻，或?qū)娮?，可用下式表示?4頁(yè)，共119頁(yè)，2023年，2月20日，星期四846.6等效電路和頻率響應(yīng)2、跨導(dǎo)gm線性區(qū)：對(duì)6-5-5求導(dǎo)：飽和區(qū)：對(duì)6-5-9求導(dǎo)：第85頁(yè)，共119頁(yè)，2023年，2月20日，星期四856.6等效電路和頻率響應(yīng)飽和區(qū)跨導(dǎo)gm的表示式和線性區(qū)導(dǎo)納gb

的相同。在假設(shè)QB為常數(shù)時(shí)才成立?？鐚?dǎo)標(biāo)志了MOSFET的放大能力。3、飽和區(qū)的漏極電阻第86頁(yè)，共119頁(yè)，2023年，2月20日，星期四866.6等效電路和頻率響應(yīng)MOSFET小信號(hào)等效電路第87頁(yè)，共119頁(yè)，2023年，2月20日，星期四876.6等效電路和頻率響應(yīng)4、截止頻率定義為輸出電流和輸入電流之比為1時(shí)的頻率，即當(dāng)器件輸出短路時(shí)，器件不能夠放大輸入信號(hào)時(shí)的頻率。第88頁(yè)，共119頁(yè)，2023年，2月20日，星期四886.6等效電路和頻率響應(yīng)柵極總電容CGCG＝C0ZL結(jié)論：為了提高工作頻率或工作速度，溝道長(zhǎng)度要短，載流子遷移率要高。第89頁(yè)，共119頁(yè)，2023年，2月20日，星期四896.7亞閾值區(qū)當(dāng)VGS<VT時(shí)，半導(dǎo)體表面僅僅只是弱反型，溝道中仍有較小的漏電流，該電流稱為亞閾值電流，主要由載流子的擴(kuò)散引起。這種現(xiàn)象稱為亞閾值傳導(dǎo)。當(dāng)MOSFET作為數(shù)字邏輯電路開關(guān)極存儲(chǔ)器使用時(shí)，亞閾值區(qū)特別重要。因?yàn)閬嗛撝祬^(qū)描述了開關(guān)如何導(dǎo)通和截止。第90頁(yè)，共119頁(yè)，2023年，2月20日，星期四906.7亞閾值區(qū)結(jié)論：為了使亞閾值電流小到可以忽略不計(jì)，必須將MOSFET偏置在比VTH低0.5V或者更低的電壓下。第91頁(yè)，共119頁(yè)，2023年，2月20日，星期四916.8MOS場(chǎng)效應(yīng)晶體管的類型按照反型層類型的不同，MOSFET可分四種不同的基本類型：N溝MOSFET：1、若在零柵壓下溝道電導(dǎo)很小，柵極必須加上正向電壓才能形成溝道，那么，這種器件就是增強(qiáng)型N溝MOSFET。

第92頁(yè)，共119頁(yè)，2023年，2月20日，星期四926.8MOS場(chǎng)效應(yīng)晶體管的類型2、若在零偏壓下已存在N型溝道，為了減小溝道電導(dǎo)，柵極必須加負(fù)電壓以耗盡溝道載流子，這樣的器件是耗盡型N溝MOSFET。對(duì)于增強(qiáng)型N溝器件，要使溝道通過一定的電流，正的柵偏置電壓必須比閾值電壓大。第93頁(yè)，共119頁(yè)，2023年，2月20日，星期四936.8MOS場(chǎng)效應(yīng)晶體管的類型而耗盡型N溝器件，在VG=0時(shí)，溝道已可流過很大的電流，改變柵壓可以增加或減小溝道電流。3、增強(qiáng)型P溝MOSFET4、耗盡型P溝MOSFET第94頁(yè)，共119頁(yè)，2023年，2月20日，星期四946.8MOS場(chǎng)效應(yīng)晶體管的類型第95頁(yè)，共119頁(yè)，2023年，2月20日，星期四956.8MOS場(chǎng)效應(yīng)晶體管的類型第96頁(yè)，共119頁(yè)，2023年，2月20日，星期四966.9影響閾值電壓的其余因素三個(gè)因素：襯底摻雜濃度、氧化層厚度、體電勢(shì)。上式中的C0與氧化層厚度x0有關(guān)，QB與襯底摻雜濃度有關(guān)。第97頁(yè)，共119頁(yè)，2023年，2月20日，星期四976.9影響閾值電壓的其余因素在MOS集成電路的設(shè)計(jì)和生產(chǎn)中，閾值電壓的控制十分重要，必須按照電路要求可靠的生產(chǎn)出增強(qiáng)型或耗盡型器件。大多數(shù)應(yīng)用中需要的是增強(qiáng)型器件，對(duì)NMOS要求VTH>0，對(duì)PMOS要求VTH<0。對(duì)于NMOS器件，由于VFB<0，后面兩項(xiàng)的和必須大于VFB才能滿足要求。第98頁(yè)，共119頁(yè)，2023年，2月20日，星期四986.9影響閾值電壓的其余因素對(duì)于PMOS，生產(chǎn)增強(qiáng)型沒有困難。對(duì)于NMOS，VTH正比于氧化層厚度和襯底摻雜。圖6-23：VTH在低摻雜下是負(fù)的，在高摻雜下變成正的。控制VTH方法之一：離子淺注入。通過柵氧化層把雜質(zhì)注入到溝道表面的薄層內(nèi)，從而增加溝道的摻雜量，提高閾值電壓。第99頁(yè)，共119頁(yè)，2023年，2月20日，星期四996.9影響閾值電壓的其余因素控制VTH方法之二：控制氧化層厚度。場(chǎng)區(qū)氧化層比柵氧化層厚，使場(chǎng)區(qū)的閾值電壓大于柵氧化層下的閾值電壓，當(dāng)柵下形成導(dǎo)電溝道后，場(chǎng)氧化層下的半導(dǎo)體表面仍保持耗盡狀態(tài)。適用于MOS器件之間的隔離。如圖6-24所示。第100頁(yè)，共119頁(yè)，2023年，2月20日，星期四1006.9影響閾值電壓的其余因素防止寄生溝道：在氧化層的上方要走線，當(dāng)導(dǎo)線電壓較高時(shí)，會(huì)在場(chǎng)區(qū)半導(dǎo)體表面形成反型，產(chǎn)生寄生溝道，導(dǎo)致電路不能正常工作。為了防止寄生溝道，場(chǎng)區(qū)必須進(jìn)行高濃度摻雜（摻與襯底同類型的雜質(zhì)），使表面不容易反型，從而將溝道隔斷。第101頁(yè)，共119頁(yè)，2023年，2月20日，星期四1016.9影響閾值電壓的其余因素控制VTH方法之三：施加襯底偏壓。當(dāng)在襯底加一個(gè)反向偏壓時(shí)，耗盡層加寬，QB增加，導(dǎo)致VTH增加。圖6-25：襯底偏壓對(duì)閾值電壓的影響第102頁(yè)，共119頁(yè)，2023年，2月20日，星期四1026.10器件尺寸比例為了提高集成度，以及提高頻率特性，器件的尺寸越來越小，由此帶來一些效應(yīng)，如短溝道效應(yīng)。當(dāng)溝道長(zhǎng)度縮減后，源極與漏極的電場(chǎng)會(huì)影響電荷分布、閾值電壓等。如何縮小尺寸？如何減小短溝道效應(yīng)？第103頁(yè)，共119頁(yè)，2023年，2月20日，星期四1036.10.1短溝道效應(yīng)1、線性區(qū)的閾值電壓下降當(dāng)MOSFET工作在線性區(qū)時(shí)，漏極結(jié)的耗盡區(qū)寬度近似與源極結(jié)相同。由于溝道的耗盡區(qū)與源極和漏極的耗盡區(qū)重疊，由柵極偏壓產(chǎn)生的電場(chǎng)所感應(yīng)生成的電荷應(yīng)該近似為梯形。有效溝道長(zhǎng)度減小，閾值電壓下降。第104頁(yè)，共119頁(yè)，2023年，2月20日，星期四1046.10.1短溝道效應(yīng)也可以理解為：溝道長(zhǎng)度減小到一定程度后，源、漏結(jié)的耗盡區(qū)在整個(gè)溝道中所占的比重增大，柵下面的硅表面形成反型層所需的電荷量減小，因而閾值電壓減小。第105頁(yè)，共119頁(yè)，2023年，2月20日，星期四1056.10.1短溝道效應(yīng)2、遷移率場(chǎng)相關(guān)效應(yīng)及載流子速度飽和效應(yīng)低場(chǎng)下遷移率是常數(shù),載流子速度隨電場(chǎng)線性增加。高場(chǎng)下遷移率下降,載流子速度達(dá)到飽和,不再與電場(chǎng)有關(guān)。速度飽和對(duì)使漏端飽和電流大大降低，并且使飽和電流與柵壓的關(guān)系不再是長(zhǎng)溝道器件中的近平方關(guān)系，而是線性關(guān)系。第106頁(yè)，共119頁(yè)，2023年，2月20日，星期四1066.10.1短溝道效應(yīng)3、亞閾特性退化，器件夾不斷亞閾區(qū)泄漏電流使MOSFET器件關(guān)態(tài)特性變差，靜態(tài)功耗變大。在動(dòng)態(tài)電路和存儲(chǔ)單元中，它還可能導(dǎo)致邏輯狀態(tài)發(fā)生混亂。當(dāng)短溝道MOSFET的漏極電壓由線性區(qū)增至飽和區(qū)時(shí)，其閾值電壓的下降將更嚴(yán)重，此效應(yīng)稱為漏場(chǎng)感應(yīng)勢(shì)壘下降（DIBL）。第107頁(yè)，共119頁(yè)，2023年，2月20日，星期四1076.10.1短溝道效應(yīng)DIBL效應(yīng)是指，當(dāng)漏極加上高電壓時(shí)。由于柵很短，漏極與源極太接近會(huì)造成的表面區(qū)電場(chǎng)滲透，使得漏極與源極之間的勢(shì)壘高度降低，導(dǎo)致電子由源極注入漏極，造