8路搶答器電路的設計與調(diào)試項目分析

在很多競賽或娛樂節(jié)目的場合，需要有搶答的環(huán)節(jié)，如何確定搶答者的先后順序，是主持人較難把握的，搶答器電路可以很好地解決有關搶答的先后問題。

8路搶答器電路應具有以下功能。

（1）搶答器可以同時供八位選手進行搶答，分別由八個開關控制。8路搶答器電路的設計與調(diào)試項目分析（2）搶答器設置一個系統(tǒng)清除和搶答控制開關，由主持人控制。（3）搶答器具有鎖存與顯示功能，即系統(tǒng)能鎖定先搶答選手的編號并顯示出來，直到主持人將系統(tǒng)清除為止。8路搶答器電路的總體設計流程如圖2-1所示。8路搶答器電路的設計與調(diào)試圖2-18路搶答器電路的總體設計流程8路搶答器電路的設計與調(diào)試

完成搶答器電路的設計。畫出搶答器電路的邏輯圖。完成搶答器電路的仿真調(diào)試。完成搶答器電路元件的電路連接。要完成8路搶答器電路的設計，需要多個內(nèi)容的相互配合，相應的知識環(huán)節(jié)如圖2-2所示。本項目需要完成內(nèi)容8路搶答器電路的設計與調(diào)試圖2-28路搶答器電路設計的知識環(huán)節(jié)8路搶答器電路的設計與調(diào)試知識目標：

1.了解并掌握常用中規(guī)模集成電路的性能和特點。2.了解并掌握編碼器、譯碼器等常用器件的功能表、管腳圖和內(nèi)部邏輯圖。

8路搶答器電路的設計與調(diào)試技能目標

1.掌握使用仿真軟件Multisim10測試編碼器、譯碼器等常用器件的方法。2.掌握使用中規(guī)模集成電路設計實用電路的方法。3.掌握仿真調(diào)試由中規(guī)模集成電路組成的電路的方法。8路搶答器電路的設計與調(diào)試任務一仿真測試編碼器的邏輯功能任務二仿真測試譯碼器的邏輯功能8路搶答器電路的設計與調(diào)試仿真測試編碼器的邏輯功能任務一8路搶答器電路的設計與調(diào)試任務目標日常工作中，根據(jù)工作的需要，常用的組合邏輯電路已經(jīng)集成化，做成現(xiàn)成的集成電路芯片，常用的中規(guī)模集成組合邏輯電路有編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、加法器和數(shù)值比較器等。這些集成電路具有通用性好、兼容性強、功耗小、工作穩(wěn)定可靠等優(yōu)點。本任務通過仿真測試的方式介紹編碼器的工作原理和功能。8路搶答器電路的設計與調(diào)試知識鏈接

把二進制代碼按一定規(guī)律編排，使每

組代碼具有特定含義(如代表某個數(shù)或者某個控制信號)稱為編碼，實現(xiàn)編碼邏輯功能的電路稱為編碼器。8路搶答器電路的設計與調(diào)試一、編碼器的工作原理

編碼器有若干個輸入，在某一時刻只有一個輸入信號被轉(zhuǎn)換為二進制代碼。例如，8線-3線編碼器有8個輸入，3位二進制代碼輸出；10線-4線編碼器有10個輸入，4位二進制代碼輸出。8路搶答器電路的設計與調(diào)試1.4線-2線編碼器

4線-2線編碼器有4個輸入，2位二進制代碼輸出，其功能見表2-1。由表2-1可知，在4個輸入信號中，只有一個信號與其他信號不同，這個信號若為1稱為高電平輸入有效（高電平有效），若為0稱為低電平輸入有效（低電平有效）。由表2-1得到如下邏輯表達式。8路搶答器電路的設計與調(diào)試8路搶答器電路的設計與調(diào)試圖2-34線-2線編碼器邏輯圖8路搶答器電路的設計與調(diào)試圖2-4改進后的4線-2線編碼器邏輯圖8路搶答器電路的設計與調(diào)試2.優(yōu)先編碼器

根據(jù)輕重緩急，規(guī)定好控制對象允許操作的先后次序，即優(yōu)先級別，識別這類請求信號的優(yōu)先級別并進行編碼的邏輯部件稱為優(yōu)先編碼器。8路搶答器電路的設計與調(diào)試8路搶答器電路的設計與調(diào)試3.二-十進制編碼器

將十進制的10個數(shù)碼0～9編成二進制代碼的邏輯電路稱為二-十進制編碼器。其工作原理與二進制編碼器并無本質(zhì)區(qū)別，現(xiàn)以最常用的8421碼編碼器為例說明。8路搶孤答器電桌路的設頃計與調(diào)駝試1)842議1碼編挑碼器因為輸添入有1徑0個數(shù)惕碼，要叔求有1密0種狀什態(tài)，而母3位二白進制代押碼只有房誠8種狀經(jīng)態(tài)，所籮以輸出骨需用4煮位(2n>10豪，取n括=4)棟二進制咬代碼。明這種編用碼器通弓常稱為霉10線-4線編碼細器。設輸入鹽的10程個數(shù)碼鏈分別用禿I0～I9表示，串輸出的籍二進制次代碼分痛別為Y3、Y2、Y1、Y0，采用肌842管1碼編耐碼方式錦，就是凍在4位緩二進制白代碼的偵16種司狀態(tài)中斗，取出失前面1旁0種狀招態(tài)，后默面6種鈴狀態(tài)去背掉，則涂其真值故表見表平2-3。8路搶歷答器電云路的設雀計與調(diào)卵試8路搶答屢器電路的鳥設計與調(diào)潤試圖2-陳58百421曉碼編碼診器的邏剛輯圖根據(jù)邏鍵輯表達頃式畫出裳邏輯圖遮，如圖侄2-5所示。8路搶心答器電臨路的設嫌計與調(diào)搖試2)842蹄1優(yōu)先暢編碼器設編碼鍛的優(yōu)先膠順序為戶I9～I0遞降，則皂8421剩優(yōu)先編碼頂器的真值止表見表2-4。8路搶碌答器電風路的設偏計與調(diào)揪試二、集成贈電路編碼耀器

74LS147和74LS148是兩種常用的集成電路優(yōu)先編碼器，它們都有TTL和CMOS的定型產(chǎn)品。以下分析它們的邏輯功能并介紹其應用方法。8路搶訊答器電殃路的設不計與調(diào)牧試

（1）8線-3線優(yōu)先編碼器74LS148的功能見表2-5，其芯片引腳圖如圖2-6所示。1.8線-匪3線優(yōu)她先編碼冠器74如LS1久488路搶拌答器電摔路的設戶計與調(diào)棒試圖2-6槳74L雕S148碑的引腳圖8路搶坊答器電跌路的設集計與調(diào)會試

優(yōu)先編碼器74LS148的邏輯符號如圖2-7所示，圖中信號端有圓圈表示該信號是低電平有效，無圓圈表示該信號是高電平有效。圖2-愧77萬4LS福148助的邏輯汽符號8路搶平答器電梨路的設需計與調(diào)柱試

（2）優(yōu)先編碼器74LS148的擴展應用。如圖2-8所示。圖2-闊8優(yōu)纏先編碼膝器74樂LS1句48的乏擴展應寨用8路搶答謠器電路的約設計與調(diào)況試2.優(yōu)先編碼器74LS147

優(yōu)先編碼器74LS147為10線-4線8421碼優(yōu)先編碼器，其功能見表2-6，邏輯符號如圖2-9所示。編碼器有9個輸入信號端和4個輸出信號端，均為低電平有效，即當某一個輸入端為低電平0時，4個輸出端就以低電平0的形式輸出其對應的8421編碼。輸出的高低排列為由Y3～Y0。當9個輸入全為1時，4個輸出也全為1，代表輸入十進制數(shù)0的8421編碼輸出。輸入優(yōu)先級由高至低為I9～I1。74LS147的引腳圖如圖2-10所示，其中第15腳NC為空腳。8路搶椒答器電型路的設揚計與調(diào)呈試8路搶倘答器電魯路的設波計與調(diào)障試圖2-質(zhì)97沃4LS餐147吧的引腳窩圖圖2-樂10姨74L罪S14堆7的邏株輯符號8路搶爛答器電虧路的設糧計與調(diào)蜜試

例3-1試用74LS147和適當?shù)拈T構(gòu)成輸出高電平有效并具有編碼輸出標志的編碼器。

解：

由表2-6可知，只要在74LS147的輸出端增加非門就可將輸出低電平有效轉(zhuǎn)換為輸出高電平有效代碼。在輸入端均為高電平時，編碼輸出標志GS應為1，而有低電平信號輸入時，則GS應為0，實現(xiàn)此功能可由與門來完成，題中所要求的編碼器的邏輯電路如圖2-11所示。8路搶答哲器電路的栽設計與調(diào)呆試圖2-儉11棄例3-湊1的邏瓜輯電路頑圖8路搶閘答器電素路的設院計與調(diào)戴試仿真測試譯碼器的邏輯功能任務二8路搶支答器電橋路的設賭計與調(diào)沙試任務目標譯碼是臘編碼的仗逆過程險。譯碼山是將含縱有特定士含義的悅二進制辰代碼變師換為相肌應的輸羅出控制吵信號或夫者另一撇種形式務的代碼移。實現(xiàn)次譯碼的訊電路稱猾為譯碼稍器。由于編碼灶和譯碼的專概念均較柜為抽象，釘仿真可以魔變抽象為直觀龜，所以購本任務閉通過仿掘真測試失的方式豆學習譯悶碼器的原理及功愚能。8路搶屬答器電舊路的設斥計與調(diào)療試知識鏈接

譯碼器可分為兩種形式，一種是將一

系列代碼轉(zhuǎn)換成與之一一對應的有效信號，

這種譯碼器稱為唯一地址譯碼器，它常用于計算機中對存儲器單元地址譯碼，即將每一個地址代碼轉(zhuǎn)換成一個有效信號，從而選中對應的單元；另一種將代碼轉(zhuǎn)換成另一種代碼，所以也稱為代碼轉(zhuǎn)換器。8路搶爆答器電亡路的設悄計與調(diào)先試一、二進淡制譯碼器

把二進制代碼的各種狀態(tài)，按照其原意翻譯成對應輸出信號的電路，稱為二進制譯碼器。顯然，若二進制譯碼器的輸入端有n個，則輸出端為N=2n個，且對應于輸入代碼的每一種狀態(tài)。2n個輸出中只有一個為1，其余全為0，稱為輸出高電平有效；2n個輸出中只有一個為0，其余全為1，稱為輸出低電平有效。因為二進制譯碼器可以譯出輸入變量的全部狀態(tài)，故又稱為變量譯碼器。8路搶責答器電炊路的設挎計與調(diào)砍試1.3位二進制譯碼器

由于n=3，即輸入的是3位二進制代碼A、B、C，而3位二進制代碼可表示8種不同的狀態(tài)，所以輸出的必須是8個譯碼信號。8路搶金答器電秘路的設透計與調(diào)它試2.集成3線-8線譯碼器常用的中規(guī)模集成二進制譯碼器有雙2線4線譯碼器、3線-8線譯碼器、4線-16線譯碼器等。圖2-13(a)為常用的集成譯碼器74LS138的邏輯符號，其引腳如圖2-13(b)所示，它的功能表見表2-7。8路搶答滔器電路的蜓設計與調(diào)辰試圖2-1斜374劃LS13誦8的邏輯通符號及引侮腳圖8路搶答倍器電路的掀設計與調(diào)瓶試8路搶答翅器電路的飼設計與調(diào)醬試

例2-2用一個3線-8線譯碼器實現(xiàn)函數(shù)。

解：

(1)將3個使能端按允許譯碼的條件進行處理，即G接高電平，G2A和G2B接地。

(2)將函數(shù)F轉(zhuǎn)換成最小項表達式。

(3)將輸入變量X、Y、Z對應變換為C、B、A端，并利用摩根定律進行變換，可得到8路搶導答器電蜘路的設誼計與調(diào)距試

(4)將3循線-8線譯欠碼器輸信出端Y2、Y3、Y6、Y7接一個與柱非門，輸確入端C、梯B、A分罷別接輸入巡壽信號X、涉Y、Z，順即可實現(xiàn)匠題目所指醫(yī)定的組合削邏輯函數(shù)維，如圖2-14所示竟。圖2-標14稿例2-膽2的邏耕輯接線陰圖8路搶答繡器電路的俯設計與調(diào)孝試二、二鋒-十進棗制譯碼掙器

二-十進制譯碼器的功能是將8421BCD碼0000～1001轉(zhuǎn)換為對應0～9十進制代碼的輸出信號。這種譯碼器應有4個輸入端，10個輸出端，它的功能表見表2-8。其輸出為低電平有效。表2-8中左邊是輸入的8421碼，右邊是譯碼輸出。輸入端的高低位排列順序由高到低為A3～A0。輸入的8421碼中1010～1111共6種狀態(tài)沒有使用，是無效狀態(tài)，在正常工作狀態(tài)下不會出現(xiàn)，化簡時可以作為隨意項處理。實際二-十進制譯碼器集成電路芯片在使用時，輸入端輸入無效代碼時，譯碼器不予響應。8路搶缺答器電籠路的設濾計與調(diào)杏試8路搶答得器電路的欺設計與調(diào)事試圖2-頸15宜74L層S42君引腳圖拘和邏輯丸符號8路搶答艙器電路的扁設計與調(diào)邁試三、數(shù)字炊顯示器

在數(shù)字系統(tǒng)中，經(jīng)常需要將用二進制代碼表示的數(shù)字、符號和文字等直觀地顯示出來。供人們直接讀取結(jié)果，或用以監(jiān)視數(shù)字系統(tǒng)的工作情況。用來驅(qū)動各種顯示器件，從而將用二進制代碼表示的數(shù)字、文字、符號翻譯成人們習慣的形式直觀地顯示出來的電路，稱為顯示譯碼器。數(shù)字顯示通常由數(shù)碼顯示器和譯碼器完成。8路搶婚答器電初路的設瞞計與調(diào)型試1.數(shù)碼顯示器

數(shù)碼顯示器按顯示方式分為分段式、點陣式和重疊式，按發(fā)光材料分為半導體顯示器、熒光顯示器、液晶顯示器和氣體放電顯示器。目前工程上應用較多是分段式半導體顯示器，通常稱為七段發(fā)光二極管顯示器（LED），以及液晶顯示器（LCD）。LED主要用于顯示數(shù)字和字母，LCD可以顯示數(shù)字、字母、文字和圖形等。8路搶亭答器電個路的設純計與調(diào)譜試圖2-礦16扭七段發(fā)嚷光二極躬管顯示停器符號紡和電路膊圖8路搶答傻器電路的粘設計與調(diào)雨試2.顯示譯碼器

驅(qū)動共陰極顯示器需要輸出為高電平有效的顯示譯碼器，而共陽極顯示器則需要輸出為低電平有效的顯示譯碼器。表2-9給出了常用的7448七段發(fā)光二極管顯示譯碼器功能表。8路搶腎答器電商路的設維計與調(diào)阿試8路搶腫答器電根路的設腦計與調(diào)沃試知識拓展一、數(shù)據(jù)迫選擇器及也用法1.數(shù)據(jù)旋轉(zhuǎn)器及用法

數(shù)據(jù)選擇器又稱為多路選擇器或多路開關，它是多輸入單輸出的組合邏輯電路。其作用是通過選擇，把多個通道的數(shù)據(jù)傳送到唯一的公共數(shù)據(jù)通道中去。實現(xiàn)數(shù)據(jù)選擇功能的邏輯電路稱為數(shù)據(jù)選擇器。它的作用相當于多個輸入的單刀多擲開關，四選一數(shù)據(jù)選擇器的功能示意圖如圖2-18所示。在選擇控制變量A1、A0的作用下，選擇輸入數(shù)據(jù)D0～D3中的某一個為輸出數(shù)據(jù)Y。8路搶答閣器電路的缸設計與調(diào)議試圖2-牲18尺四選一陜數(shù)據(jù)選疊擇器功樓能示意您圖8路搶鬼答器電永路的設密計與調(diào)允試1)74LS黑151集杠成電路數(shù)胸據(jù)選擇器74L跌S15尼1是常寬用的集寇成八選凡一數(shù)據(jù)往選擇器塌，它有燦3個地死址輸入改端A2、A1、A0，可選擇純D0～D8共8個地數(shù)據(jù)源，懷具有兩個同互補輸出餐端，同相鐘輸出端Y兵和反相輸核出端W。怎其引腳圖堵如圖2-19所示巷，功能表阻見表2-10。抽該電路次的輸入龜使能端雹G為低悔電平有永效。圖2-1緩974憲ls15此1引腳圖8路搶答進器電路的駝設計與調(diào)城試8路搶丈答器電斯路的設拍計與調(diào)左試輸出Y的表達式為

其中,mi為A2、A1、A0的最小項，D0～D7為8個輸入數(shù)據(jù)。例如，當A2A1A0=010時，根據(jù)最小項性質(zhì)，只有m2=1，其余都為0，所以Y=D2，即D2的數(shù)據(jù)傳送到輸出端。8路搶歲答器電詳路的設抬計與調(diào)瘡試2)數(shù)據(jù)選擇孫器的用法蔑數(shù)據(jù)選擇描器的芯片刑種類很多娃，常用的虛有2選1管數(shù)據(jù)選擇圈器，如7雀4157甜；4選1聯(lián)數(shù)據(jù)選擇投器，如7堡4153晚；8選1俱數(shù)據(jù)選擇犯器，如7瓜4151擊；16選犬1數(shù)據(jù)選裕擇器，如某7415摔0。數(shù)據(jù)禾選擇器除坑了用來傳摧送數(shù)據(jù)外按，還可用諷于組合邏刑輯函數(shù)的銷實現(xiàn)。8路搶答門器電路的艦設計與調(diào)響試引例解析請看下面的案例8路搶答喚器電路的傭設計與調(diào)岡試

例2-3試用8選1數(shù)據(jù)選擇器74LS151實現(xiàn)邏輯函數(shù)。

解：

根據(jù)74LS151數(shù)據(jù)選擇器的功能，有

，如果將函數(shù)中包含的最小項所對應的數(shù)據(jù)輸入端接邏輯1，其他數(shù)據(jù)輸入端接邏輯0，就可用數(shù)據(jù)選擇器實現(xiàn)該邏輯函數(shù)。將邏輯函數(shù)的最小項表達式轉(zhuǎn)換為與74LS151選擇器對應的輸出形式為

顯然，D3、D4、D6、D7應接1，式中沒有出現(xiàn)的最小項其控制的輸入數(shù)據(jù)端D0、D1、D2、D5應接0，由此畫出邏輯圖如圖2-20所示。8路搶普答器電帶路的設劉計與調(diào)紛試圖2-2支0例2判-3的邏辭輯圖8路搶答銅器電路的廣設計與調(diào)善試

例2-4試用8選1數(shù)據(jù)選擇器74LS151實現(xiàn)邏輯函數(shù)。

解：

把已知函數(shù)轉(zhuǎn)換為最小項表達式為

再轉(zhuǎn)換為與74LS151選擇器對應的輸出形式為由此畫出邏輯圖如圖2-21所示。在用數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù)的時候，還可以用畫卡諾圖的方式來幫助實現(xiàn)。8路搶嘩答器電節(jié)路的設泰計與調(diào)栽試圖2-扎21吳例2-腐4的邏撒輯圖8路搶龜答器電斗路的設超計與調(diào)錘試

例2-5用數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)。

解：

函數(shù)F的輸入變量有4個，可選用8選1數(shù)據(jù)選擇器74LS151。

設分別用8選1數(shù)據(jù)選擇器的3個地址變量A2、A1、A0表示函數(shù)F的輸入變量A、B、C，即設A2=A、A1=B、A0=C。

分別以A、B、C為變量畫出函數(shù)F的卡諾圖，以及以A2、A1、A0為變量畫出8選1數(shù)據(jù)選擇器74LS151的卡諾圖，如圖2-22所示。圖2-22例2-5的卡諾圖8路搶凍答器電憤路的設膊計與調(diào)墊試

比較函數(shù)F的卡諾圖和74LS151的卡諾圖，顯然兩者相等的條件是

D0=D

D1=D

D2=1

D3=0

D4=D

D5=1

D6=1

D7=0

根據(jù)以上表達式，畫出用74LS151實現(xiàn)該函數(shù)的連線圖，如圖2-23所示。圖2-23例2-5的邏輯連接圖8路搶答圾器電路的壘設計與調(diào)納試2.數(shù)據(jù)分配器及用法

在數(shù)據(jù)傳送中，有時需要將某一路數(shù)據(jù)分配到不同的數(shù)據(jù)通道上，實現(xiàn)這種功能的電路稱為數(shù)據(jù)分配器，也稱為多路分配器。數(shù)據(jù)分配器的邏輯功能是將1個輸入數(shù)據(jù)傳送到多個輸出端中的1個輸出端，具體傳到那一個輸出端，是由一組選擇控制信號確定的。8路搶駁答器電醉路的設魄計與調(diào)請試1)1路-4菊路數(shù)據(jù)分爭配器圖2-24所菊示為4供路數(shù)據(jù)似分配器慣的功能誘示意圖搖，圖中解S相當件于一個藥由信號抱A1A0控制的單港刀多擲輸湖出開關，永輸入數(shù)據(jù)紙D在地址益輸入A1A0控制下，膚傳送到輸驅(qū)出Y0～Y3不同數(shù)據(jù)幕通道上。路例如，A1A0=01巴，開關灘S合向奏Y1，輸入情數(shù)據(jù)D戴被傳送參到Y(jié)1通道上踐。圖2-搬24嶼4路數(shù)點據(jù)分配淺器的功殺能示意給圖8路搶竹答器電草路的設牢計與調(diào)仗試2)集成數(shù)護據(jù)分配患器及應論用目前，市昆場上沒有灰專用的數(shù)蝴據(jù)分配器拳器件，實邁際使用中房誠，通常用返譯碼器來膚實現(xiàn)數(shù)據(jù)白分配的功長能。例如忘，用74女138譯棋碼器可以喬實現(xiàn)8路仆數(shù)據(jù)分配吳的功能，妻其邏輯原轉(zhuǎn)理如圖2-25所示據(jù)。圖2-族25拌8路數(shù)召據(jù)分配雁器邏輯乘原理8路搶答裳器電路的窗設計與調(diào)識試8路搶答井器電路的張設計與調(diào)驗試

數(shù)據(jù)分配器經(jīng)常和數(shù)據(jù)選擇器一起構(gòu)成數(shù)據(jù)傳送系統(tǒng)。其主要特點是可以用很少幾根線實現(xiàn)多路數(shù)字信息的分時傳送，這種數(shù)據(jù)傳送系統(tǒng)可以極大的簡化電路的導線數(shù)量，從而提高整體電路的穩(wěn)定性，因此在實際應用電路中得到廣泛的使用。圖2-26所示是用8選l數(shù)據(jù)選擇器74LS151和8路數(shù)據(jù)分配器74LS138構(gòu)成的8路數(shù)據(jù)傳送系統(tǒng)。

該系統(tǒng)的工作原理是，系統(tǒng)中的74LS151將8位并行數(shù)據(jù)變成串行數(shù)據(jù)發(fā)送到單傳輸線上，接收端再用74LS138將串行數(shù)據(jù)分送到8個輸出通道。數(shù)據(jù)選擇器和數(shù)據(jù)分配器的選擇控制端并聯(lián)在一起，以實現(xiàn)兩者同步。需要注意的是，74LS138用作數(shù)據(jù)分配器時，3個選通控制端中，G2B用作數(shù)據(jù)輸入端(低電平有效)，G1和G2A仍用作選通控制端，為了滿足選通控制條件，需使G1=1、G2A=0。案例8路搶答喪器電路的抄設計與調(diào)用試圖2-2肺6多路際數(shù)據(jù)的分樂時傳送系商統(tǒng)8路搶欺答器電鄰路的設食計與調(diào)反試二、加法長器和數(shù)值唇比較器1.加法器及用法

計算機完成各種復雜運算的基礎是算術加法運算，因為算術中的加、減、乘、除四則運算，在數(shù)字電路中往往是將其轉(zhuǎn)換為加法運算來實現(xiàn)的，所以加法運算是運算電路的核心。能實現(xiàn)二進制加法運算的邏輯電路稱為加法器。8路搶答豆器電路的睛設計與調(diào)括試

1)半加器

兩個1位二進制數(shù)相加，若只考慮了兩個加數(shù)本身，而沒有考慮由低位來的進位，稱為半加，實現(xiàn)半加運算的邏輯電路稱為半加器。半加器的邏輯關系真值表見表2-12，其中A和B分別是被加數(shù)及加數(shù)，S表示和數(shù)，C表示進位數(shù)。由真值表可得出邏輯表達式為8路搶肉答器電槍路的設踐計與調(diào)押試圖2-2僑7半加厚器的邏輯忘圖及符號8路搶增答器電郵路的設腿計與調(diào)遺試2)全加器全加器能懂進行加數(shù)抱、被加數(shù)餡和低位來相的進位信哲號相加，逼并根據(jù)求覺和結(jié)果給怖出該位的形進位信號息。能對兩暴個1位二低進制數(shù)相浙加并考慮室低位來的智進位，即般相當于3廢個1位二材進制數(shù)相棒加，求得崗和及進位縫的邏輯電童路稱為全罩加器。根據(jù)全奔加器的鍛功能，信可列出陷它的真拘值表，遣見表2-13。其盛中Ai和Bi分別是逼被加數(shù)華及加數(shù)值，Ci-1為相鄰榴低位來冬的進位羨數(shù)，Si為本位尊和數(shù)(炎稱為全孝加和)影，Ci為向高映位的進畏位數(shù)。誓8路搶答霸器電路的驕設計與調(diào)講試8路搶坐答器電姑路的設駛計與調(diào)池試圖2-碰28周全加器架的邏輯尋圖及符仗號8路搶護答器電鈔路的設犁計與調(diào)馬試3)加器實現(xiàn)多位粉二進制數(shù)滾相加的電割路稱為加各法器。按謹照進位方誘式的不同絨，加法器界分為串行碰進位加法惜器和超前音進位加法強器兩種。

（1）串行進位加法器把n位全加器串聯(lián)起來，低位全加器的進位輸出連接到相鄰的高位全加器的進位輸入，便構(gòu)成了n位的串行進位加法器。如圖2-29所示為4位串行進位加法器的邏輯圖。

（2）超前進位加法器了提高運算速度，在邏輯設計上采用超前進位的方法，即每一位的進位根據(jù)各位的輸入同時預先形成，而不需要等到低位的進位送來后才形成。8路搶答朱器電路的夫設計與調(diào)還試圖2-2乘94為悼位串行進霧位加法器8路搶貼答器電蹤蝶路的設暈計與調(diào)磁試圖2-娘30噸74L君S28偏3的引耍腳及符改號8路搶答樓器電路的諸設計與調(diào)盡試圖2-僵31珠16位行加法器8路搶答縫器電路的搶設計與調(diào)保試

（3）加法器的應用。31

8421碼轉(zhuǎn)換成余3碼。由余3碼的定義可知，余3碼比相應的8421碼多3(0011)。為了實現(xiàn)這種轉(zhuǎn)換，用一個4位加法器即可。只要在4位加法器的輸入端A3、A2、A1、A0輸入8421碼，在輸入端B3、B2、B1、B0輸入常數(shù)0011，進位輸入端Ci置0，則在輸出端S3、S2、S1、S0得到余3碼，如圖2-32所示。8路搶答烏器電路的腦設計與調(diào)桃試圖2-3媽284渠21碼轉(zhuǎn)纖換成余3濕碼示意圖8路搶答棋器電路的斗設計與調(diào)轉(zhuǎn)試32

用兩片74LS283構(gòu)成8位二進制數(shù)加法器。按照加法的規(guī)則，低四位的進位輸出Co應接高四位的進位輸入Ci，而低四位的進位輸入應接0。8位二進制數(shù)加法器邏輯圖如圖2-33所示。圖2-3探38位州二進制數(shù)劍加法器邏日輯圖8路搶燃答器電征路的設讀計與調(diào)撕試2.數(shù)值比較器及用法

在各種數(shù)字系統(tǒng)，尤其是在數(shù)字電子計算機中，經(jīng)常需要對兩個二進制數(shù)進行大小判別，然后根據(jù)判別結(jié)果轉(zhuǎn)向執(zhí)行某種操作。用來完成兩個二進制數(shù)的大小比較的邏輯電路稱為數(shù)值比較器，簡稱為比較器。在數(shù)字電路中，數(shù)值比較器的輸入是要進行比較的兩個二進制數(shù)，輸出是比較的結(jié)果。8路搶顏答器電抓路的設件計與調(diào)肅試1)1位數(shù)憲值比較震器1位數(shù)值稠比較器是宇多位數(shù)值躺比較器的搬基礎。當珍A和B都挺是1位二澤進制數(shù)時梳，它們的柴取值和比山較結(jié)果可下由1位數(shù)駱值比較器商的真值表鉛來表示，啦見表2-14。8路搶墻答器電龜路的設洋計與調(diào)立試圖2-低33惰1位數(shù)紗值比較尊器邏輯臂圖8路搶案答器電憂路的設讓計與調(diào)苗試2)集成數(shù)值遞比較器7危4LS8拴5集成數(shù)值略比較器7何4LS8序5是4位挺數(shù)值比較蝕器。兩個隔4位數(shù)的抱比較是從拌A的最高蹲位A3和B的狗最高位驚B3進行比較伙，如果它立們不相等掠，則該位滅的比較結(jié)得果可以作減為兩數(shù)的添比較結(jié)果綿。若最高閉位A3=B3，則再其比較次進高位A2和B2，以此鑼類推。兄顯然，菠如果兩息數(shù)相等贊，那么亂比較步敏驟必須息進行到森最低位舒才能得練到結(jié)果疫。74添LS8土5功能近見表2-15。8路搶答屢器電路的誤設計與調(diào)宴試8路搶答表器電路的進設計與調(diào)盼試圖2-被35談74L賞S85景的引腳晨圖8路搶答亮器電路的伯設計與調(diào)棕試3)數(shù)值比較氧器的應用

例2-6試用數(shù)值比較器實現(xiàn)表2-16所示邏輯函數(shù)。

解：

根據(jù)題意，用兩片74LS85構(gòu)成八位數(shù)值比較器如圖2-36所示。74LS85(C0)為低四位數(shù)值比較器，級聯(lián)輸入端IA＞B、IA＜B、IA=B分別接IA＞B=IA＜B=0，IA=B=1，其輸出端FA＞B、FA<B、FA=B分別接高四位數(shù)值比較器74L