數(shù)字電子技術(shù)知到章節(jié)測試答案智慧樹2023年最新山東理工大學(xué)第一章測試

已知某電路的真值表如表所示，該電路的F的卡諾圖是（）

參考答案:

F=A+BD+CDE+D=（）

參考答案:

已知某電路的真值表如表所示，該電路的邏輯表達(dá)式F是（）

參考答案:

AB

已知A、B、Y的波形如圖所示，實現(xiàn)Y=AB的波形為（）

參考答案:

已知函數(shù)F的卡諾圖，寫F的最簡的與或表達(dá)式為（）

參考答案:

邏輯圖的表達(dá)式

（）

參考答案:

對

用卡諾圖化簡下列邏輯函數(shù)

，約束條件，卡諾圖為

最簡與或式為

（）

參考答案:

對

用卡諾圖化簡下列邏輯函數(shù)

，卡諾圖為

最簡與或式為A（）

參考答案:

對

十進(jìn)制數(shù)35的8421BCD碼是（）

參考答案:

00110101

8421BCD碼是1001，對應(yīng)的十進(jìn)制數(shù)是（）

參考答案:

9

第二章測試

以下電路中可以實現(xiàn)“線與”功能的有（）

參考答案:

集電極開路門

電路如圖所示，該電路是（）

參考答案:

與門

電路如圖所示，當(dāng)ui=0時，非門所帶的是（）負(fù)載

參考答案:

拉電流

電路如圖所示，當(dāng)，F(xiàn)=（）

參考答案:

電路如圖所示，二極管為理想二極管，當(dāng)ui=0.3V時，uo=（）V

參考答案:

3

TTL與非門的多余輸入端可以接固定高電平。（）

參考答案:

對

普通的邏輯門電路的輸出端不可以并聯(lián)在一起，否則可能會損壞器件。（）

參考答案:

對

電路如圖所示，F(xiàn)的表達(dá)式為AB+CD。（）

參考答案:

錯

電路如圖所示，此電路是或非門。（）

參考答案:

對

電路如圖所示為TTL門電路，當(dāng)電阻R=10KΩ，F(xiàn)=AB+C。（）

參考答案:

錯

第三章測試

電路如圖所示，F(xiàn)的表達(dá)式為（）。

參考答案:

若在編碼器中有50個編碼對象，則要求輸出二進(jìn)制代碼位數(shù)為（）位。

參考答案:

6

一個16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個。

參考答案:

4

電路如圖所示，F(xiàn)的表達(dá)式為（）。

參考答案:

電路如圖所示，Z的表達(dá)式為（）。

參考答案:

電路如圖所示，F(xiàn)的表達(dá)式為（）。

參考答案:

電路如圖所示，F(xiàn)的表達(dá)式為（）。

參考答案:

用三線-八線譯碼器74LS138和輔助門電路實現(xiàn)邏輯函數(shù)，應(yīng)（）。

參考答案:

譯碼器∕驅(qū)動器7448直接驅(qū)動共陰極數(shù)碼管，若A3A2A1A00001，YaYbYcYdYeYfYg=0101000（）。

參考答案:

錯

共陰接法發(fā)光二極管數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來驅(qū)動。（）。

參考答案:

對

第四章測試

在下列觸發(fā)器中，有約束條件的是（）。

參考答案:

同步RS觸發(fā)器

下面由JK觸發(fā)器組成T’觸發(fā)器的是圖（）。

參考答案:

對于JK觸發(fā)器，若原態(tài)Qn=0，欲使次態(tài)Qn+1=1，應(yīng)使輸入jk=（）。

參考答案:

.1×

欲使D觸發(fā)器按Qn+1=n工作，應(yīng)使輸入D==（）。

參考答案:

對于JK觸發(fā)器，若J=K，則可完成（）觸發(fā)器的邏輯功能。

參考答案:

T

為實現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使（）

參考答案:

電路為基本RS觸發(fā)器，X端為直接復(fù)位端。（）

參考答案:

錯

對邊沿JK觸發(fā)器，在CP為高電平期間，當(dāng)J=K=1時，狀態(tài)會翻轉(zhuǎn)一次。（）

參考答案:

錯

電路如圖所示，設(shè)觸發(fā)器為邊沿JK觸發(fā)器,觸發(fā)器初態(tài)為0。畫出在輸入信號A、B作用下，輸出Q的波形如圖所示。（）

參考答案:

對

欲使JK觸發(fā)器按Qn+1=Qn工作，可使JK觸發(fā)器的輸入端（）

參考答案:

J=K=0

第五章測試

在某計數(shù)器的輸出端觀察到如下圖所示的波形，

試確定該計數(shù)器的模。（）

參考答案:

6

電路如圖所示，

兩個74LS160構(gòu)成計數(shù)器，其計數(shù)長度為（）

參考答案:

100

同步時序電路和異步時序電路比較，其差異在于后者（）

參考答案:

沒有統(tǒng)一的時鐘脈沖控制

電路如圖所示，，所有的觸發(fā)器J接高電平，K接高電平，其計數(shù)長度為（）

參考答案:

8

欲設(shè)計0，1，2，3，4，5，6，7這幾個數(shù)的計數(shù)器，如果設(shè)計合理，采用同步二進(jìn)制計數(shù)器，最少應(yīng)使用（）級觸發(fā)器。

參考答案:

3

8位移位寄存器，串行輸入時經(jīng)（）個脈沖后，8位數(shù)碼全部移入寄存器中。

參考答案:

8

電路如圖所示，由74LS161構(gòu)成計數(shù)器，其計數(shù)長度為（）

參考答案:

5

電路如圖所示，

兩個74LS161和與非門構(gòu)成計數(shù)器，其計數(shù)長度為（）

參考答案:

35

電路如圖所示，

其計數(shù)長度為為8。（）

參考答案:

對

同步時序電路具有統(tǒng)一的時鐘CP控制。（）

參考答案:

對

第六章測試

一個容量為1K×8的存儲器有（）個存儲單元

參考答案:

8192

要構(gòu)成容量為4K×8的RAM，需要（）片容量為256×4的RAM。

參考答案:

32

尋址容量為16K×8的RAM需要（）根地址線。

參考答案:

14

若RAM的地址碼有8位，行、列地址譯碼器的輸入端都為4個，則它們的輸出線（即字線加位線）共有（）條。

參考答案:

32

某存儲器如圖所示，

該存儲器的容量為（）。

參考答案:

4K×8

采用對稱雙地址結(jié)構(gòu)尋址的1024×1的存儲矩陣有（）

參考答案:

32行32列

欲將容量為128×1的RAM擴(kuò)展為1024×8，則需要控制各片選端的輔助譯碼器的輸出端數(shù)為（）

參考答案:

8

RAM的結(jié)構(gòu)如圖所示，

如輸入地址代碼A7A6A5A4A3A2A1A0=11110000，則行選線X0＝1、列選線Y15＝1，選中第X0行第Y15列的那個存儲單元。（）

參考答案:

對

PROM的或陣列（存儲矩陣）是可編程陣列。（）

參考答案:

對

電路如圖所示D1和D0的邏輯表達(dá)式為（）

參考答案:

對

第七章測試

如圖，555定時器組成的是（）電路

參考答案:

施密特觸發(fā)器

多諧振蕩器可產(chǎn)生（）

參考答案:

矩形脈沖

石英晶體多諧振蕩器的突出優(yōu)點是（）

參考答案:

振蕩頻率穩(wěn)定

如圖，555定時器組成的是（）電路

參考答案:

多諧振蕩器

用555定時器組成施密特觸發(fā)器，當(dāng)輸入控制端CO（5腳）外接10V電壓時，回差電壓為（）

參考答案:

5V

施密特觸發(fā)器可用于將三角波變換成正弦波。（）

參考答案:

錯

多諧振蕩器的輸出信號的周期與阻容元件的參數(shù)成正比。（）

參考答案:

對

石英晶體多諧振蕩器的振蕩頻率與電路中的R、C成正比。（）

參考答案:

錯

電路如圖所示已知輸入電壓ui的波形，畫出輸出電壓uo的波形如圖所示（）

參考答案:

對

555定時器組成的電路如圖所示，已知R1=10KΩ，R2=66KΩ，C=10uF。求出uo的周期約為5s（）

參考答案:

錯

第八章測試

一個無符號4位權(quán)電阻DAC，最低位處的電阻為40KΩ，則最高位處電阻為（）

參考答案:

5KΩ

4位倒T型電阻網(wǎng)絡(luò)DAC的電阻網(wǎng)絡(luò)的電阻取值有（）種

參考答案:

2

為使采樣輸出信號不失真地代表輸入模擬信號，采樣頻率fs和輸入模擬信號的最高頻率的關(guān)系是（）

參考答案:

將一個時間上連續(xù)變化的模擬量轉(zhuǎn)換為時間上斷續(xù)（離散）的模擬量的過程稱為（）

參考答案:

采樣

用二進(jìn)制碼表示指定離散電平的過程稱為（）

參考答案:

編碼

以下3種轉(zhuǎn)換器，（）是A/D轉(zhuǎn)換器且轉(zhuǎn)換速度最高

參考答案:

并聯(lián)比較型

D/