#/18.在同步時序電路的設(shè)計中，若最簡狀態(tài)表中的狀態(tài)數(shù)為2n,而又是用N級觸發(fā)器來實現(xiàn)其電路，則不需檢查電路的自啟動性。（）.把一個5進(jìn)制計數(shù)器與一個10進(jìn)制計數(shù)器串聯(lián)可得到15進(jìn)制計數(shù)器。（）.同步二進(jìn)制計數(shù)器的電路比異步二進(jìn)制計數(shù)器復(fù)雜，所以實際應(yīng)用中較少使用同步二進(jìn)制計數(shù)器。（）.利用反饋歸零法獲得N進(jìn)制計數(shù)器時，若為異步置零方式，則狀態(tài)SN只是短暫的過渡狀態(tài)，不能穩(wěn)定而是立刻變?yōu)?狀態(tài)。（ ）十二、填空題.寄存器按照功能不同可分為兩類：寄存器和寄存器。.數(shù)字電路按照是否有記憶功能通?？煞譃閮深悾骸?。.由四位移位寄存器構(gòu)成的順序脈沖發(fā)生器可產(chǎn)生個順序脈沖。.時序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時鐘控制分為時序電路和時序電路。第6章存儲器與可編程邏輯器件十三、選擇題（多選題）1.PROM和PAL的結(jié)構(gòu)是。A.PROM的與陣列固定，不可編程B.PROM與陣列、或陣列均不可編程C.PAL與陣列、或陣列均可編程D.PAL的與陣列可編程.當(dāng)用專用輸出結(jié)構(gòu)的PAL設(shè)計時序邏輯電路時，必須還要具備有。A.觸發(fā)器B.晶體管C.MOS管D.電容.當(dāng)用異步I/O輸出結(jié)構(gòu)的PAL設(shè)計邏輯電路時，它們相當(dāng)于。A.組合邏輯電路B.時序邏輯電路C.存儲器D.數(shù)模轉(zhuǎn)換器.PLD器件的基本結(jié)構(gòu)組成有。A.與陣列B.或陣列C.輸入緩沖電路D.輸出電路.PLD器件的主要優(yōu)點有。A.便于仿真測試B.集成密度高C.可硬件加密D.可改寫.GAL的輸出電路是。A.OLMCB.固定的C.只可一次編程D.可重復(fù)編程.PLD開發(fā)系統(tǒng)需要有。A.計算機B.編程器C.開發(fā)軟件D.操作系統(tǒng).只可進(jìn)行一次編程的可編程器件有。A.PAL B.GAL C.PROM D.PLD.可重復(fù)進(jìn)行編程的可編程器件有。A.PAL B.GAL C.PROM D.ISP-PLD.ISP-PLD器件開發(fā)系統(tǒng)的組成有。A.計算機B.編程器C.開發(fā)軟件D.編程電纜.全場可編程（與、或陣列皆可編程）的可編程邏輯器件有。A.PALB.GAL C.PROM D.PLA.隨機存取存儲器具有功能。A.讀/寫B(tài).無讀/寫C.只讀 D.只寫.只讀存儲器ROM中的內(nèi)容，當(dāng)電源斷掉后又接通，存儲器中的內(nèi)容。A.全部改變B.全部為0C.不可預(yù)料D.保持不變十四、判斷題（正確打J,錯誤的打X）PROM不僅可以讀，也可以寫（編程），則它的功能與RAM相同。（）PAL的每個與項都一定是最小項。（）PAL和GAL都是與陣列可編程、或陣列固定。（）PAL可重復(fù)編程。（）PAL的輸出電路是固定的，不可編程，所以它的型號很多。（）641的型號雖然很少，但卻能取代大多數(shù)PAL芯片。（）ABEL語言是一種通用的硬件描述語言（HDL）,用于PLD的開發(fā)。（）GAL不需專用編程器就可以對它進(jìn)行反復(fù)編程。（）在系統(tǒng)可編程邏輯器件ISP-PLD不需編程器就可以高速而反復(fù)地編程，則它與RAM隨機存取存儲器的功能相同。（）PLA是全場可編程（與、或陣列皆可編程）的可編程邏輯器件，功能強大，便于使用，因此被普遍使用。（ ）第7章數(shù)模和模數(shù)轉(zhuǎn)換十五、選擇題（多選題）.一個無符號8位數(shù)字量輸入的04^其分辨率為位。A.1 B.3 C.4 D.8.一個無符號10位數(shù)字輸入的DAC,其輸出電平的級數(shù)為。A.4 B.10 C.1024 D.210.一個無符號4位權(quán)電阻DAC,最低位處的電阻為40KQ,則最高位處電阻為。A.4KQB.5KQ C.10KQ D.20KQ.4位倒T型電阻網(wǎng)絡(luò)DAC的電阻網(wǎng)絡(luò)的電阻取值有種。A.1 B.2 C.4 D.8.為使采樣輸出信號不失真地代表輸入模擬信號，采樣頻率fs和輸入模擬信號的最高頻率f扁心的關(guān)系是 。umaxA.fs三于Imax B.fs忘于Imax C.fs三2于Imax D.fs^2于Imax.將一個時間上連續(xù)變化的模擬量轉(zhuǎn)換為時間上斷續(xù)（離散）的模擬量的過程稱為。A.采樣 B.量化 C.保持 D.編碼.用二進(jìn)制碼表示指定離散電平的過程稱為。A.采樣 B.量化 C.保持 D.編碼.將幅值上、時間上離散的階梯電平統(tǒng)一歸并到最鄰近的指定電平的過程稱為。A.采樣B.量化 C.保持 D.編碼.若某ADC取量化單位△二1%..，并規(guī)定對于輸入電壓%，在0Wu7V1V".8REF I I 8REF時，認(rèn)為輸入的模擬電壓為0V,輸出的二進(jìn)制數(shù)為000,則5%.<uT<V".8REFI 8REF時，輸出的二進(jìn)制數(shù)為。A.001 B.101 C.110 D.11110.以下四種轉(zhuǎn)換器，是A/D轉(zhuǎn)換器且轉(zhuǎn)換速度最高。A.并聯(lián)比較型B.逐次逼近型^雙積分型D.施密特觸發(fā)器十六、判斷題（正確打J,錯誤的打X）.權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的電路簡單且便于集成工藝制造，因此被廣泛使用。（）D/A轉(zhuǎn)換器的最大輸出電壓的絕對值可達(dá)到基準(zhǔn)電壓VREF。（）D/A轉(zhuǎn)換器的位數(shù)越多，能夠分辨的最小輸出電壓變化量就越小。（）D/A轉(zhuǎn)換器的位數(shù)越多，轉(zhuǎn)換精度越高。（）A/D轉(zhuǎn)換器的二進(jìn)制數(shù)的位數(shù)越多，量化單位△越小。（）A/D轉(zhuǎn)換過程中，必然會出現(xiàn)量化誤差。（）A/D轉(zhuǎn)換器的二進(jìn)制數(shù)的位數(shù)越多，量化級分得越多，量化誤差就可以減小到0。（）一個N位逐次逼近型A/D轉(zhuǎn)換器完成一次轉(zhuǎn)換要進(jìn)行N次比較，需要N+2個時鐘脈沖。（）雙積分型A/D轉(zhuǎn)換器的轉(zhuǎn)換精度高、抗干擾能力強，因此常用于數(shù)字式儀表中。（）采樣定理的規(guī)定，是為了能不失真地恢復(fù)原模擬信號，而又不使電路過于復(fù)雜。（）十七、填空題1.將模擬信號轉(zhuǎn)換為數(shù)字信號，需要經(jīng)過、、、四個過程。第8章脈沖波形的產(chǎn)生與整形十八、選擇題（多選題）.脈沖整形電路有。A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C.施密特觸發(fā)器D.555定時器.多諧振蕩器可產(chǎn)生。A.正弦波B.矩形脈沖C.三角波D.鋸齒波.石英晶體多諧振蕩器的突出優(yōu)點是。A.速度高B.電路簡單C.振蕩頻率穩(wěn)定D.輸出波形邊沿陡峭.TTL單定時器型號的最后幾位數(shù)字為。A.555 B.556 C.7555 D.7556.555定時器可以組成。A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C.施密特觸發(fā)器D.JK觸發(fā)器.用555定時器組成施密特觸發(fā)器，當(dāng)輸入控制端CO外接10V電壓時，回差電壓為。A.3.33V B.5V C.6.66V D.10V.以下各電路中，可以產(chǎn)生脈沖定時。A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C.施密特觸發(fā)器D.石英晶體多諧振蕩器十九、判斷題（正確打J,錯誤的打X）TOC\o"1-5"\h\z.施密特觸發(fā)器可用于將三角波變換成正弦波。（ ）.施密特觸發(fā)器有兩個穩(wěn)態(tài)。（）.多諧振蕩器的輸出信號的周期與阻容元件的參數(shù)成正比。（ ）.石英晶體多諧振蕩器的振蕩頻率與電路中的R、C成正比。（ ）.單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)時間與輸入觸發(fā)脈沖寬度成正比。（）.單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)維持時間用tW表示，與電路中RC成正比。（ ）.采用不可重觸發(fā)單穩(wěn)態(tài)觸發(fā)器時，若在觸發(fā)器進(jìn)入暫穩(wěn)態(tài)期間再次受到觸發(fā)，輸出脈寬可在此前暫穩(wěn)態(tài)時間的基礎(chǔ)上再展寬tW。（）.施密特觸發(fā)器的正向閾值電壓一定大于負(fù)向閾值電壓。（ ）二十、填空題1.555定時器的最后數(shù)碼為555的是產(chǎn)品，為7555的是產(chǎn)品。.施密特觸發(fā)器具有現(xiàn)象，又稱特性；單穩(wěn)觸發(fā)器最重要的參數(shù)為。.常見的脈沖產(chǎn)生電路有,常見的脈沖整形電路有、。.為了實現(xiàn)高的頻率穩(wěn)定度，常采用振蕩器；單穩(wěn)態(tài)觸發(fā)器受到外觸發(fā)時進(jìn)入態(tài)。第1章邏輯代數(shù)基礎(chǔ)答案一、選擇題（多選題）1.CD2.C3.B4.ABCD 5.AB6.CD7.BCD8.ABCD9.ACD 10.C11.D12.BCD13.D14.D 15.AD16.AC17.A二、判斷題1.X 2.V3.V4.X 5.V6.V 7.X8.V9.V10.X11.X12.X 13.X三、填空題1.時間、幅值、1、02.邏輯代數(shù)、邏輯電路3.二進(jìn)制、八進(jìn)制、十六進(jìn)制4.8421BCD碼、、2421BCD碼、5421BCD碼、余三碼、格雷碼、奇偶校驗碼5.262.54B2.B

11101.129.51D.8(00101001.0101)100111.1147.6 27.C1011110.11136.694.75(10010100.01110101)1001110 116 784E10．布爾與或非與非或非與或非同或異或11．交換律分配律結(jié)合律反演定律.代入規(guī)則對偶規(guī)則反演規(guī)則.AB(c+D)14．A+BC+0.(A+B)(A+C)(B+C)=(A+B)(A+C).邏輯表達(dá)式真值表邏輯圖17.118.019.3?二D)?(B+C)四、思考題.因為數(shù)字信號有在時間和幅值上離散的特點，它正好可以用二進(jìn)制的1和0來表示兩種不同的狀態(tài)。.格雷碼的任意兩組相鄰代碼之間只有一位不同，其余各位都相同，它是一種循環(huán)碼。這個特性使它在形成和傳輸過程中可能引起的錯誤較少，因此稱之為可靠性代碼。.奇偶校驗碼可校驗二進(jìn)制信息在傳送過程中1的個數(shù)為奇數(shù)還是偶數(shù)，從而發(fā)現(xiàn)可能出現(xiàn)的錯誤。.都有輸入、輸出變量，都有運算符號，且有形式上相似的某些定理，但邏輯代數(shù)的取值只能有0和1兩種，而普通代數(shù)不限，且運算符號所代表的意義不同。.因為真值表具有唯一性。.可使公式的推導(dǎo)和記憶減少一半，有時可利于將或與表達(dá)式化簡。.通常從真值表容易寫出標(biāo)準(zhǔn)最小項表達(dá)式，從邏輯圖易于逐級推導(dǎo)得邏輯表達(dá)式，從與或表達(dá)式或最小項表達(dá)式易于列出真值表。.Y=AB+CD+CD第2章門電路答案一、選擇題(多選題)5.ABC6.ABD7.ACD8.ACD5.5.ABC6.ABD7.ACD8.ACD5.V6.X7.V8.X9.V10.V二、判斷題.V2.V3.V4.V三、填空題1.OC電源負(fù)載.集電極開路門線與.飽和區(qū)轉(zhuǎn)折區(qū)線性區(qū)截止區(qū)第3章組合邏輯電路答案、選擇題（多選題）1．CD2.B3.C 4.D5.ACD14.A15.AB二、判斷題1.X2.V3.V 47三、填空題陰陽低電平修改邏輯設(shè)計接入濾波電容第4章觸發(fā)器答案一、選擇題（多選題）BCCDBDADCCABDEACDEBCDBCEDABDDABCDAC二、判斷題.X 2.V 3.V 4.V三、填空題1.282.00Q=1、Q=0Q=0、Q=1RS=0空翻主從式邊沿式6.A 7.E 8.D 9.C10.AB 11.C5.X 6.V 7.V 8.V加選通脈沖5.X 6.X 7.X12.ABC9.X13.AB10.X第5章時序邏輯電路答案四、選擇題（多選題）ADCDBABBBTOC\o"1-5"\h\zDDABABAC五、判斷題1.V2.V3.V4.V5.X6.X7.V8.X9.X10.X11.V12.XX14.V六、填空題移位數(shù)碼組合邏輯電路時序邏輯電