按存儲介質(zhì)分類：磁表面/半導(dǎo)體存儲器按存取方式分類：隨機/順序存取按讀寫功能分類：ROM，RAMRAM：隨機讀寫存儲器ROM：只讀存儲器按信息的可保存性分類：永久性和非永久性的按存儲器系統(tǒng)中的作用分類：主/輔/緩/控當(dāng)前第1頁\共有115頁\編于星期三\7點高速緩沖存儲器簡稱cache，它是計算機系統(tǒng)中的一個高速小容量半導(dǎo)體存儲器。主存儲器簡稱主存，是計算機系統(tǒng)的主要存儲器，用來存放計算機運行期間的大量程序和數(shù)據(jù)。外存儲器簡稱外存，它是大容量輔助存儲器。當(dāng)前第2頁\共有115頁\編于星期三\7點當(dāng)前第3頁\共有115頁\編于星期三\7點SRAM中,用一個鎖存器作為存儲元。只要直流供電電源一直加在這個記憶電路上，它就無限期地保持記憶的1狀態(tài)或0狀態(tài)。如果電源斷電，那么存儲的數(shù)據(jù)(1或0)就會丟失。當(dāng)前第4頁\共有115頁\編于星期三\7點當(dāng)前第5頁\共有115頁\編于星期三\7點基本靜態(tài)存儲元結(jié)構(gòu)圖當(dāng)前第6頁\共有115頁\編于星期三\7點補充：正邏輯體制：高電平VH用邏輯“1”表示，低電平VL用邏輯“0”來表示，這種邏輯體制稱為正邏輯體制。負邏輯體制：高電平VH用邏輯“0”表示，低電平VL用邏輯“1”來表示，這種邏輯體制稱為負邏輯體制。每種邏輯門用不同的邏輯體制來描述其邏輯功能是不同的，即每種邏輯門都有兩種等效邏輯符號，兩種邏輯符號可以進行等效。兩種邏輯符號等效變換規(guī)則：1）只要在一種邏輯符號的所有輸入、輸出端同時加上或者去掉小圈（當(dāng)一根線上有兩個小圈，相當(dāng)于兩次取反，則無需畫圈）2）將原來的符號互換（與←→或、同或←→異或）即可。由此可得到：正與=負或

正與非=負或非

正或=負與

正或非=負與非當(dāng)前第7頁\共有115頁\編于星期三\7點負邏輯的或非門（相當(dāng)于與非門）正邏輯的或非門正邏輯的與門負邏輯的與門（相當(dāng)于或非門）當(dāng)前第8頁\共有115頁\編于星期三\7點讀命令100110011001000000當(dāng)前第9頁\共有115頁\編于星期三\7點01100寫命令11001100當(dāng)前第10頁\共有115頁\編于星期三\7點圖3.2的邏輯圖當(dāng)前第11頁\共有115頁\編于星期三\7點圖3.332K×8位SRAM結(jié)構(gòu)圖和邏輯圖當(dāng)前第12頁\共有115頁\編于星期三\7點當(dāng)前第13頁\共有115頁\編于星期三\7點當(dāng)前第14頁\共有115頁\編于星期三\7點當(dāng)前第15頁\共有115頁\編于星期三\7點當(dāng)前第16頁\共有115頁\編于星期三\7點當(dāng)前第17頁\共有115頁\編于星期三\7點當(dāng)前第18頁\共有115頁\編于星期三\7點當(dāng)前第19頁\共有115頁\編于星期三\7點DRAM存儲器的存儲位元是由一個MOS晶體管和電容器組成的記憶電路，其中MOS管作為開關(guān)使用，而所存儲的信息1或0則是有電容器上的電荷量來體現(xiàn)，即當(dāng)電容器充滿電荷時表示存儲1，當(dāng)電容器放完電沒有電荷時，表示存儲0。當(dāng)前第20頁\共有115頁\編于星期三\7點補充：三態(tài)門簡介當(dāng)前第21頁\共有115頁\編于星期三\7點補充：三態(tài)門簡介XGYXGY三態(tài)門符號圖（a）三態(tài)門符號圖（b）當(dāng)前第22頁\共有115頁\編于星期三\7點補充：MOS管簡介MOS管是一種由金屬、氧化物和半導(dǎo)體組成的場效應(yīng)管，其符號下圖所示，其中G為柵極，S為源極，D為漏極。當(dāng)W（連接?xùn)艠O）為高電位時，MOS管導(dǎo)通，R點（連接漏極D）與VCC（連接源極S）同電位。當(dāng)前第23頁\共有115頁\編于星期三\7點1010當(dāng)前第24頁\共有115頁\編于星期三\7點當(dāng)前第25頁\共有115頁\編于星期三\7點當(dāng)前第26頁\共有115頁\編于星期三\7點當(dāng)前第27頁\共有115頁\編于星期三\7點當(dāng)前第28頁\共有115頁\編于星期三\7點1、讀/寫周期讀周期、寫周期的定義是從行選通信號RAS下降沿開始，到下一個RAS信號的下降沿為止的時間，也就是連續(xù)兩個讀周期的時間間隔。通常為控制方便，讀周期和寫周期時間相等。當(dāng)前第29頁\共有115頁\編于星期三\7點當(dāng)前第30頁\共有115頁\編于星期三\7點當(dāng)前第31頁\共有115頁\編于星期三\7點2、刷新周期刷新周期：DRAM存儲位元是基于電容器上的電荷量存儲，這個電荷量隨著時間和溫度而減少，因此必須定期地刷新，以保持它們原來記憶的正確信息。刷新操作有兩種刷新方式：集中式刷新:DRAM的所有行在每一個刷新周期中都被刷新。分散式刷新:每一行的刷新插入到正常的讀/寫周期之中。當(dāng)前第32頁\共有115頁\編于星期三\7點集中式刷新：例如刷新周期為8ms的內(nèi)存來說，所有行的集中式刷新必須每隔8ms進行一次。為此將8ms時間分為兩部分：前一段時間進行正常的讀/寫操作，后一段時間（8ms至正常讀/寫周期時間）做為集中刷新操作時間。分散式刷新：例如p70圖3.7所示的DRAM有1024行，如果刷新周期為8ms，則每一行必須每隔8ms÷1024=7.8us進行一次。當(dāng)前第33頁\共有115頁\編于星期三\7點1、字長位數(shù)擴展 給定的芯片字長位數(shù)較短，不滿足設(shè)計要求的存儲器字長，此時需要用多片給定芯片擴展字長位數(shù)。三組信號線中，地址線和控制線公用而數(shù)據(jù)線單獨分開連接。當(dāng)前第34頁\共有115頁\編于星期三\7點當(dāng)前第35頁\共有115頁\編于星期三\7點圖3.9SRAM字長位數(shù)擴展當(dāng)前第36頁\共有115頁\編于星期三\7點2、字存儲容量擴展給定的芯片存儲容量較?。ㄗ?jǐn)?shù)少），不滿足設(shè)計要求的總存儲容量，此時需要用多片給定芯片來擴展字?jǐn)?shù)。三組信號組中給定芯片的地址總線和數(shù)據(jù)總線公用，控制總線中R/W公用，使能端EN不能公用，它由地址總線的高位段譯碼來決定片選信號。所需芯片數(shù)仍由（d=設(shè)計要求的存儲器容量/選擇芯片存儲器容量）決定。當(dāng)前第37頁\共有115頁\編于星期三\7點當(dāng)前第38頁\共有115頁\編于星期三\7點當(dāng)前第39頁\共有115頁\編于星期三\7點3、存儲器模塊條存儲器通常以插槽用模塊條形式供應(yīng)市場。這種模塊條常稱為內(nèi)存條，它們是在一個條狀形的小印制電路板上，用一定數(shù)量的存儲器芯片，組成一個存儲容量固定的存儲模塊。如圖所示。內(nèi)存條有30腳、72腳、100腳、144腳、168腳等多種形式。30腳內(nèi)存條設(shè)計成8位數(shù)據(jù)線，存儲容量從256KB～32MB。72腳內(nèi)存條設(shè)計成32位數(shù)據(jù)總線100腳以上內(nèi)存條既用于32位數(shù)據(jù)總線又用于64位數(shù)據(jù)總線，存儲容量從4MB～512MB。當(dāng)前第40頁\共有115頁\編于星期三\7點ROM叫做只讀存儲器。顧名思義，只讀的意思是在它工作時只能讀出，不能寫入。然而其中存儲的原始數(shù)據(jù)，必須在它工作以前寫入。只讀存儲器由于工作可靠，保密性強，在計算機系統(tǒng)中得到廣泛的應(yīng)用。主要有兩類：掩模ROM：掩模ROM實際上是一個存儲內(nèi)容固定的ROM，由生產(chǎn)廠家提供產(chǎn)品?？删幊蘎OM：用戶后寫入內(nèi)容，有些可以多次寫入。一次性編程的PROM多次編程的EPROM和EEPROM。當(dāng)前第41頁\共有115頁\編于星期三\7點1、掩模ROM

(1)掩模ROM的陣列結(jié)構(gòu)和存儲元掩模ROM存儲元當(dāng)行選線與MOS管柵極連接時，MOS管導(dǎo)通，表示存儲1。當(dāng)行選線與MOS管不連接時，MOS管截止，表示存儲0。當(dāng)前第42頁\共有115頁\編于星期三\7點16×8掩模ROM的陣列結(jié)構(gòu)當(dāng)前第43頁\共有115頁\編于星期三\7點(2)掩膜ROM的邏輯符號和內(nèi)部邏輯框圖當(dāng)前第44頁\共有115頁\編于星期三\7點2、可編程ROM（1）EPROM存儲元EPROM叫做光擦除可編程只讀存儲器。它的存儲內(nèi)容可以根據(jù)需要寫入，當(dāng)需要更新時將原存儲內(nèi)容抹去，再寫入新的內(nèi)容。現(xiàn)以浮柵雪崩注入型MOS管為存儲元的EPROM為例進行說明，結(jié)構(gòu)如下圖所示。當(dāng)前第45頁\共有115頁\編于星期三\7點圖3.19EPROM存儲元當(dāng)前第46頁\共有115頁\編于星期三\7點當(dāng)G1柵有電子積累時，該MOS管的開啟電壓變得很高，即使G2柵為高電平，該管仍不能導(dǎo)通，相當(dāng)于存儲了“0”。反之，G1柵無電子積累時，MOS管的開啟電壓較低，當(dāng)G2柵為高電平時，該管可以導(dǎo)通，相當(dāng)于存儲了“1”。EPROM的主要結(jié)構(gòu)圖：當(dāng)前第47頁\共有115頁\編于星期三\7點（1）如上圖所示,這是EPROM的寫入過程,在漏極加高壓,電子從源極流向漏極溝道充分開啟。在高壓的作用下,電子的拉力加強,能量使電子的溫度極度上升,變?yōu)闊犭娮?。此時，若在G2柵上加正電壓，形成方向與溝道垂直的電場,使熱電子能躍過SiO2的勢壘,注入到浮柵中。在沒有別的外力的情況下,電子會很好的保持著。（即：寫入“0”的過程。）（2）在需要消去電子時,利用紫外線進行照射，給電子足夠的電量能逃逸出浮柵。（即可以抹成“1”）。EPROM的寫入過程當(dāng)前第48頁\共有115頁\編于星期三\7點（2）EEPROM存儲元EEPROM，叫做電擦除可編程只讀存儲器。其存儲元是一個具有兩個柵極的NMOS管，如圖(a)和(b)所示，G1是控制柵，它是一個浮柵，無引出線；G2是抹去柵，它有引出線。在G1柵和漏極D之間有一小面積的氧化層，其厚度極薄，可產(chǎn)生隧道效應(yīng)。如圖(c)所示，當(dāng)G2柵加20V正脈沖P1時，通過隧道效應(yīng)，電子由襯底注入到G1浮柵，相當(dāng)于存儲了“1”。利用此方法可將存儲器抹成全“1”狀態(tài)。當(dāng)前第49頁\共有115頁\編于星期三\7點圖3.20EEPROM存儲元當(dāng)前第50頁\共有115頁\編于星期三\7點EEPROM的寫入過程,是利用了隧道效應(yīng),即能量小于能量勢壘的電子能夠穿越勢壘到達另一邊。EEPROM寫入過程,如上圖所示,根據(jù)隧道效應(yīng),包圍浮柵的SiO2,必須極薄以降低勢壘。源漏極接地,處于導(dǎo)通狀態(tài)。在控制柵上施加高于閾值電壓的高壓,以減少電場作用,吸引電子穿越。EEPROM的寫入過程：當(dāng)前第51頁\共有115頁\編于星期三\7點要達到消去電子的要求,EEPROM也是通過隧道效應(yīng)達成的。如上圖所示,在漏極加高壓,控制柵為0V,翻轉(zhuǎn)拉力方向,將電子從浮柵中拉出。EEPROM消去電子的過程：當(dāng)前第52頁\共有115頁\編于星期三\7點FLASH存儲器也翻譯成閃速存儲器，它是高密度非失易失性的讀/寫存儲器。高密度意味著它具有巨大比特數(shù)目的存儲容量。非易失性意味著存放的數(shù)據(jù)在沒有電源的情況下可以長期保存?？傊?，它既有RAM的優(yōu)點，又有ROM的優(yōu)點，稱得上是存儲技術(shù)劃時代的進展。當(dāng)前第53頁\共有115頁\編于星期三\7點1、FLASH存儲元

在EPROM存儲元基礎(chǔ)上發(fā)展起來的，由此可以看出創(chuàng)新與繼承的關(guān)系。如下圖所示為閃速存儲器中的存儲元，由單個MOS晶體管組成，除漏極D和源極S外，還有一個控制柵和浮空柵。當(dāng)前第54頁\共有115頁\編于星期三\7點當(dāng)前第55頁\共有115頁\編于星期三\7點2、FLASH存儲器的基本操作

編程操作、讀取操作、擦除操作在控制柵加正向電壓，電子從源極流向浮空柵，使浮空柵帶負電荷，即可以寫入“0”。所有存儲元的初始狀態(tài)均處于“1”狀態(tài)，因此編程時只寫0，不寫1。當(dāng)前第56頁\共有115頁\編于星期三\7點若浮柵原來存有負電荷，在控制柵加高電位從漏極到源極無電流流過，表示讀出0.若浮柵原來沒有負電荷，在控制柵加高電位從漏極到源極有電流流過，表示讀出1.源極加正向電壓使電子從浮柵中流出使存儲元又變成1狀態(tài)。當(dāng)前第57頁\共有115頁\編于星期三\7點3、FLASH存儲器的陣列結(jié)構(gòu)FLASH存儲器的簡化陣列結(jié)構(gòu)如下圖所示。在某一時間只有一條行選擇線被激活。讀操作時，假定某個存儲元原存1，那么晶體管導(dǎo)通，與它所在位線接通，有電流通過位線，所經(jīng)過的負載上產(chǎn)生一個電壓降。這個電壓降送到比較器的一個輸入端，與另一端輸入的參照電壓做比較，比較器輸出一個標(biāo)志為邏輯1的電平。如果某個存儲元原先存0，那么晶體管不導(dǎo)通，位線上沒有電流，比較器輸出端則產(chǎn)生一個標(biāo)志為邏輯0的電平。當(dāng)前第58頁\共有115頁\編于星期三\7點當(dāng)前第59頁\共有115頁\編于星期三\7點由于CPU和主存儲器之間在速度上是不匹配的，這種情況便成為限制高速計算機設(shè)計的主要問題。為了提高CPU和主存之間的數(shù)據(jù)傳輸率，除了主存采用更高速的技術(shù)來縮短讀出時間外，還可以采用并行技術(shù)的存儲器。當(dāng)前第60頁\共有115頁\編于星期三\7點1、雙端口存儲器的邏輯結(jié)構(gòu)雙端口存儲器由于同一個存儲器具有兩組相互獨立的讀寫控制電路而得名。由于進行并行的獨立操作，因而是一種高速工作的存儲器，在科研和工程中非常有用。舉例說明，雙端口存儲器IDT7133的邏輯框圖。如下頁圖。當(dāng)前第61頁\共有115頁\編于星期三\7點當(dāng)前第62頁\共有115頁\編于星期三\7點左端口讀/寫右端口讀/寫雙端口存儲器簡單示例當(dāng)前第63頁\共有115頁\編于星期三\7點2、無沖突讀寫控制當(dāng)兩個端口的地址不相同時，在兩個端口上進行讀寫操作，一定不會發(fā)生沖突。當(dāng)任一端口被選中驅(qū)動時，就可對整個存儲器進行存取，每一個端口都有自己的片選控制(CE)和輸出驅(qū)動控制(OE)。讀操作時，端口的OE(低電平有效)打開輸出驅(qū)動器，由存儲矩陣讀出的數(shù)據(jù)就出現(xiàn)在I/O線上。當(dāng)前第64頁\共有115頁\編于星期三\7點表3.4無沖突讀寫控制當(dāng)前第65頁\共有115頁\編于星期三\7點3、有沖突讀寫控制當(dāng)兩個端口同時存取存儲器同一存儲單元時，便發(fā)生讀寫沖突。為解決此問題，特設(shè)置了BUSY標(biāo)志。在這種情況下，片上的判斷邏輯可以決定對哪個端口優(yōu)先進行讀寫操作，而對另一個被延遲的端口置BUSY標(biāo)志(BUSY變?yōu)榈碗娖?，即暫時關(guān)閉此端口。當(dāng)前第66頁\共有115頁\編于星期三\7點有沖突讀寫控制判斷方法(1)如果地址匹配且在CE之前有效，片上的控制邏輯在CEL和CER之間進行判斷來選擇端口(CE判斷)。(2)如果CE在地址匹配之前變低，片上的控制邏輯在左、右地址間進行判斷來選擇端口(地址有效判斷)。無論采用哪種判斷方式，延遲端口的BUSY標(biāo)志都將置位而關(guān)閉此端口，而當(dāng)允許存取的端口完成操作時，延遲端口BUSY標(biāo)志才進行復(fù)位而打開此端口。當(dāng)前第67頁\共有115頁\編于星期三\7點表3.5左、右端口讀寫操作的功能判斷當(dāng)前第68頁\共有115頁\編于星期三\7點當(dāng)前第69頁\共有115頁\編于星期三\7點當(dāng)前第70頁\共有115頁\編于星期三\7點1、存儲器的模塊化組織

一個由若干個模塊組成的主存儲器是線性編址的。這些地址在各模塊中如何安排，有兩種方式：一種是順序方式，一種是交叉方式當(dāng)前第71頁\共有115頁\編于星期三\7點圖3.26存儲器模塊的兩種組織方式當(dāng)前第72頁\共有115頁\編于星期三\7點當(dāng)前第73頁\共有115頁\編于星期三\7點當(dāng)前第74頁\共有115頁\編于星期三\7點2、多模塊交叉存儲器的基本結(jié)構(gòu)下圖為四模塊交叉存儲器結(jié)構(gòu)框圖。主存被分成4個相互獨立、容量相同的模塊M0，M1，M2，M3，每個模塊都有自己的讀寫控制電路、地址寄存器和數(shù)據(jù)寄存器，各自以等同的方式與CPU傳送信息。在理想情況下，如果程序段或數(shù)據(jù)塊都是連續(xù)地在主存中存取，那么將大大提高主存的訪問速度。當(dāng)前第75頁\共有115頁\編于星期三\7點當(dāng)前第76頁\共有115頁\編于星期三\7點當(dāng)前第77頁\共有115頁\編于星期三\7點單位時間里，存儲器所存取的信息量，以位/秒或字節(jié)/秒為單位。當(dāng)前第78頁\共有115頁\編于星期三\7點當(dāng)前第79頁\共有115頁\編于星期三\7點圖3.30無等待狀態(tài)成塊存取示意圖由于采用m=2的交錯存取度的成塊傳送，兩個連續(xù)地址字的讀取之間不必插入等待狀態(tài)。當(dāng)前第80頁\共有115頁\編于星期三\7點當(dāng)前第81頁\共有115頁\編于星期三\7點圖3.31CPU與存儲器系統(tǒng)的關(guān)系當(dāng)前第82頁\共有115頁\編于星期三\7點當(dāng)前第83頁\共有115頁\編于星期三\7點圖3.32Cache原理圖CPU與cache之間的數(shù)據(jù)交換是以字為單位，而cache與主存之間的數(shù)據(jù)交換是以塊為單位。當(dāng)CPU讀取主存中一個字時，便發(fā)出此字的內(nèi)存地址到cache和主存。此時cache控制邏輯依據(jù)地址判斷此字是否在cache中：若是，則此字立即傳送給CPU；若非，則把此字從主存讀出送到CPU，與此同時，把含有這個字的整個數(shù)據(jù)塊從主存讀出送到Cache中。當(dāng)前第84頁\共有115頁\編于星期三\7點當(dāng)前第85頁\共有115頁\編于星期三\7點局部性原理：在大部分程序的執(zhí)行中，在一段時間內(nèi)，CPU總是集中地訪問程序中的某個部分而不是隨機地對程序所有部分具有平均訪問概率。當(dāng)前第86頁\共有115頁\編于星期三\7點當(dāng)前第87頁\共有115頁\編于星期三\7點【例6】CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為1900次，主存完成存取的次數(shù)為100次，已知cache存取周期為50ns，主存存取周期為250ns，求cache/主存系統(tǒng)的效率和平均訪問時間。當(dāng)前第88頁\共有115頁\編于星期三\7點無論選擇那種映射方式，都要把主存和cache劃分為同樣大小的“塊”。選擇哪種映射方式，要考慮：硬件是否容易實現(xiàn)地址變換的速度是否快主存空間的利用率是否高主存裝入一塊時，發(fā)生沖突的概率以下我們介紹三種映射方法當(dāng)前第89頁\共有115頁\編于星期三\7點當(dāng)前第90頁\共有115頁\編于星期三\7點全相聯(lián)映射的特點：（1）行與塊等長；（2）主存中的每一塊可以放到cache中的任意一行中；（3）在全相聯(lián)映射中，將主存中一個塊的地址（塊號）與塊的內(nèi)容（字）一起存于cache某一行中，其中塊地址存于chache的標(biāo)記部分中。（a）全相聯(lián)映射示意圖當(dāng)前第91頁\共有115頁\編于星期三\7點當(dāng)前第92頁\共有115頁\編于星期三\7點CAM(b)全相聯(lián)cache的檢索過程當(dāng)前第93頁\共有115頁\編于星期三\7點當(dāng)前第94頁\共有115頁\編于星期三\7點（a）直接映射示意圖直接映射的特點：主存中的每一塊只可存到cache特定一行中（由i=jmodm決定）。當(dāng)前第95頁\共有115頁\編于星期三\7點當(dāng)前第96頁\共有115頁\編于星期三\7點（a）直接映射示意圖直接映射的特點：主存中的每一塊只可存到cache特定一行中（由i=jmodm決定）。在直接映射方式中，cache將s位的地址分成兩部分：r位作為cache的行地址，s-r位作為標(biāo)記（tag）與數(shù)據(jù)塊一起保存在該行中。00001101s（共8位）rs-r當(dāng)前第97頁\共有115頁\編于星期三\7點直接映射的特點：主存中的每一塊只可存到cache特定一行中（由i=jmodm決定）。[例]cache容量16字，主存容量256字，則地址2，18，34…..242等都存放在cache的地址2內(nèi)，如果第一次2在cache中，下次訪問34內(nèi)容，則不管cache其他位置的內(nèi)容訪問情況，都會引起2塊內(nèi)容的替換當(dāng)前第98頁\共有115頁\編于星期三\7點在直接映射方式中，cache將s位的地址分成兩部分：r位作為cache的行地址，s-r位作為標(biāo)記（tag）與數(shù)據(jù)塊一起保存在該行中。（b）直接映射的cache檢索過程000011011000001當(dāng)前第99頁\共有115頁\編于星期三\7點當(dāng)前第100頁\共有115頁\編于星期三\7點當(dāng)前第101頁\共有115頁\編于星期三\7點當(dāng)前第102頁\共有115頁\編于星期三\7點（a）組相聯(lián)映射示意圖（4組）組相聯(lián)映射中，主存的每一塊可以存入cache特定一組的任意行中（由q=jmodu決定）。當(dāng)前第103頁\共有115頁\編于星期三\7點當(dāng)前第104頁\共有115頁\編于星期三\7點在組相聯(lián)映射方式