寬帶CDMA發(fā)射機低相噪本振源的設計摘要：分析研究了如何根據(jù)各類CDMA發(fā)射機整機指標確定本振源的具體指標；給出了一套EVM指標的仿真程序，它可以綜合分析發(fā)射機各組成部分對整機EVM指標的影響；給出了一整套器件指標估算的方法，包括壓控振蕩器VCO相位噪聲確定，鎖相環(huán)路芯片（PLLIC）1Hz歸一化相位噪聲對相位誤差的影響。提供了基于ADS的PLL電路仿真程序，它可以方便地進行相噪、雜散和穩(wěn)定度分析，并可以方便地與EVM仿真程序聯(lián)合使用。關鍵詞：誤差向量幅度本振源鎖相環(huán)CDMA及碼分多址接入，是一種基于擴展頻譜通信技術的多址接入方式。它采用唯一的碼字將消息信號擴展到相對更寬的頻帶上，從而減少干擾，增強系統(tǒng)處理能力，并且可以區(qū)分用戶。CDMA多址接入不要求分割頻率和時間，因而系統(tǒng)容量較高。目前國際上主流的第三代移動通信技術（WCDMA，CDMA2000以及我國提出的TD-SCDMA）都采用了CDMA技術。CDMA收發(fā)信機將成為今后通信產(chǎn)品的主流。本振源作為CDMA發(fā)射機心臟，對通信質量有著舉足輕重的影響。CDMA技術對線性度和調(diào)制精度有嚴格的要求，因此，如何根據(jù)整機指標（如：誤差向量幅度-EVM，鄰道功率抑制比-ACPR），尤其是對本振源要求較高的多模手機，確定本振源可實現(xiàn)的具體指標（相位噪聲等），并對電路進行設計與優(yōu)化，成為各類CDMA通信設備設計者的新的挑戰(zhàn)。圖1CDMA發(fā)射機框圖本文介紹一款寬帶CDMA發(fā)射機的本振源設計過程，提供一整套針對CDMA發(fā)射機本振電路（鎖相環(huán)路）進行的電路指標確定、器件選取與參數(shù)設定以及電路設計的方案的可行性評估。另外，對發(fā)射機系統(tǒng)的EVM指標進行了仿真，從而得出了合理的本振源相位誤差指標。為便于設計者對鎖相環(huán)路的優(yōu)化與仿真，筆者還編寫了一套ADS鎖相環(huán)路仿真程序，不同于常見的優(yōu)化和計算在后臺進行的輔助程序。在使用本仿真程序時，設計得可以調(diào)整任意參數(shù)或器件值并迅速獲得與該調(diào)整相應的所有關鍵指標（如：相噪、雜散、穩(wěn)定性）的變化。1原理簡介寬帶CDMA發(fā)射機框圖如圖1所示，其中左上部分為本振源電路。單片機通過數(shù)據(jù)部控制鎖相環(huán)路芯片（PLLIC）使得該電路可以鎖定在不同的信道上；溫補晶振（TCXO）為鎖相環(huán)路提供精確的參考頻率源；壓控振蕩器（VCO）反饋信號與該頻率源在PLLIC內(nèi)進行鑒相。鑒相輸出通過電荷泵和環(huán)路濾波器輸出到壓控振蕩器的控制端控制其輸出頻率。2指標設定與本振源相關的主要整機指標有：·頻穩(wěn)度：±2×10-6；·EVM：15%；·帶寬：2.5MHz；·ACPR：-40dB/±2.5MHz?；谏鲜鲋笜?，得出以下針對本振源的一些具體指標：（1）參考頻率源頻穩(wěn)定：±1.7ppm（包括溫度頻穩(wěn)度、供電電壓頻穩(wěn)度、負載牽引頻穩(wěn)定和年老化率累加）。（2）相位誤差：相位誤差是由發(fā)射機的誤差向量幅度即EVM（Theerrorvectormagnitude）決定的，EVM經(jīng)常被用來描述發(fā)射信號的調(diào)制精度。TD-SCDMA和WCDMA標準都用此標準來規(guī)定發(fā)射信號的質量。EVM是對理想波形與實際波形之差的度量，如圖2所示。安捷倫公司提供的測量規(guī)范被廣泛應用于測量儀器和商業(yè)仿真軟件，其具體內(nèi)部如下：

設Z（k）為在kT(T為符號周期)時刻通過理想接收濾波器觀測待測發(fā)射機而得到的復由于本項目的信道寬度為2.5MHz，因此理想的比較頻率應為2.5MHz。此時，分頻比N為1470/2.5=588，但LMX2347僅能產(chǎn)生992到32767范圍內(nèi)的連續(xù)分頻比，因此，決定選擇比較頻率為1.25MHz。做出該選擇副作用是由于N值的增加，整體相噪會增加3dB。即使LMX2347的相噪特性下降3dB，其整體特性仍至少優(yōu)于其他芯片-210-（-220）-3dB=7dB。而且實際仿真表明，當比較頻率為1.25MHz時，EVM為1.66%，仍舊滿足設計要求。3.3VCO的選取與指標設定相位噪聲是VCO設計的關鍵指標。由公式（5）求得合理的VCO在10kHz上的相噪為-95dBc/Hz。其中，k為相位噪聲譜中帶內(nèi)最低相噪密度，單位是dBc/Hz，p是帶內(nèi)峰值相噪。為減小VCO輸入電容對環(huán)路濾波器的影響，規(guī)定其輸入電容應小于10pF。圖3PLL仿真結果4電路設計與仿真為了方便電路的設計與調(diào)試，筆者編寫了一套ADSPLL仿真程序。該程序可以靈活地選擇濾波器階數(shù)，并可在每次參數(shù)變化后一性給出與該次變化相對應的相噪、雜散、相位余量等參數(shù)，使設計者在器件值變化后可了解PLL的整體特性。仿真軟件以環(huán)路濾波器Z參數(shù)中的Z21代表環(huán)路增益，從而使得環(huán)路濾波器拓撲結構可以隨便調(diào)整。另外，由于ADS軟件自身的優(yōu)點，該仿真軟件可以對任何指標進行參數(shù)優(yōu)化，從而得出最優(yōu)的電路參量。在相位噪聲方面，該仿真程序考慮了1Hz鑒相器相噪、VCO相噪以及環(huán)路濾波器各電阻所引入的噪聲?？傇肼暈楦鞑糠衷肼曉赑LL輸出端的疊加，如（6）式。TotalNoise(f)=10log(10PLLNoise(f)/10+10CCONoise(f)/10+10R2-Nsise(f)/10+10R3_Noise(f)/10+10R4_Noise(f)/10+10TotolSpur(f)/10)(6)該程序給出了PLL電路的開環(huán)增益及相位變化。相位余量對應于增益為0dB時的相位變化?？紤]到本振源對ACPR參數(shù)的影響，在該仿真程序中加入比較頻率上的雜散噪聲。PLLIC的雜散噪聲由漏電雜散噪聲（LeakageSpur）和脈沖雜散噪聲（PulseSpur）構成，其計算公式分別為：LeakageSpur=BaseLeakageSpur+20log(LeakageCurrent/kφ)+SpurGain（7）PulseSpur=BasePulseSpur+SpurGain+40log(Fcomp/1·Hz)（8）其中，BaskLeakageSpur為常量16dBc，LMX2347的BasePulseSpur為-322dBc，SpurGain為雜散頻點上的環(huán)路增益，Leakage為電荷泵在三態(tài)高阻上的漏電流，Kφ為鑒相增益，F(xiàn)spur為雜散頻點的頻率。為增強對雜散噪聲抑制以提高鄰道抑制（ACPR）性能，并考慮到1.25MHz的比較頻率，本設計采用4階環(huán)路濾波器，在仿真過程中主要以雜散噪聲抑制為優(yōu)化目標，優(yōu)化仿真結果如圖3，其中標“□”的線為閉環(huán)增益與相位響應，標“×”的線為開環(huán)響應。“○”線為總相位噪聲。（1）相位噪聲參數(shù)：根據(jù)仿真生的相噪密度，求得PLL電路產(chǎn)生的RMSPhaseerror=0.95°,EVM為1.