實驗（1）實驗目的：學習應用移位相加原理設計8位乘法器。（2）實驗原理：該乘法器是由8位加法器構成的以時序方式設計的8位乘法器。實驗8-1移位相加8位硬件乘法器電路設計實驗其乘法原理是：乘法通過逐項移位相加原理來實現(xiàn)，從被乘數(shù)的最低位開始，若為1，則乘數(shù)左移后與上一次的和相加；若為0，左移后以全零相加，直至被乘數(shù)的最高位。從圖9-5的邏輯圖及其乘法操作時序圖圖9-4（示例中的相乘數(shù)為9FH和FDH）上可以清楚地看出此乘法器的工作原理。圖9-5中，START信號的上跳沿及其高電平有兩個功能，即16位寄存器清零和被乘數(shù)A[7..0]向移位寄存器SREG8B加載；它的低電平則作為乘法使能信號。CLK為乘法時鐘信號。當被乘數(shù)被加載于8位右移寄存器SREG8B后，隨著每一時鐘節(jié)拍，最低位在前，由低位至高位逐位移出。當為1時，1位乘法器ANDARITH打開，8位乘數(shù)B[7..0]在同一節(jié)拍進入8位加法器，與上一次鎖存在16位鎖存器REG16B中的高8位進行相加，其和在下一時鐘節(jié)拍的上升沿被鎖進此鎖存器。而當被乘數(shù)的移出位為0時，與門全零輸出。如此往復，直至8個時鐘脈沖后，最后乘積完整出現(xiàn)在REG16B端口。在這里，1位乘法器ANDARITH的功能類似于1個特殊的與門，即當ABIN為‘1’時，DOUT直接輸出DIN，而當ABIN為‘0’時，DOUT輸出全“00000000”。實驗8-1移位相加8位硬件乘法器電路設計實驗8-1移位相加8位硬件乘法器電路設計電路原理實驗8-1移位相加8位硬件乘法器電路設計實驗8-1移位相加8位硬件乘法器電路設計實驗8-1移位相加8位硬件乘法器電路設計實驗8-1移位相加8位硬件乘法器電路設計實驗【例8-32】LIBRARYIEEE;--8位右移寄存器USEIEEE.STD_LOGIC_1164.ALL;ENTITYSREG8BISPORT(CLK:INSTD_LOGIC;LOAD:INSTD_LOGIC;DIN:INSTD_LOGIC_VECTOR(7DOWNTO0);QB:OUTSTD_LOGIC);ENDSREG8B;ARCHITECTUREbehavOFSREG8BISSIGNALREG8:STD_LOGIC_VECTOR(7DOWNTO0);BEGINPROCESS(CLK,LOAD)BEGINIFLOAD='1'THENREG8<=DIN;ELSIFCLK'EVENTANDCLK='1'THENREG8(6DOWNTO0)<=REG8(7DOWNTO1);ENDIF;ENDPROCESS;QB<=REG8(0);--輸出最低位ENDbehav;實驗8-1移位相加8位硬件乘法器電路設計實驗【例8-33】LIBRARYIEEE;--8位加法器USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYADDER8ISPORT(B,A:INSTD_LOGIC_VECTOR(7DOWNTO0);S:OUTSTD_LOGIC_VECTOR(8DOWNTO0));ENDADDER8;ARCHITECTUREbehavOFADDER8ISBEGINS<='0'&A+B;ENDbehav;實驗8-1移位相加8位硬件乘法器電路設計實科驗【例8-慈34須】LI綠BR鋪AR川Y態(tài)IE增EE航;燃--跟1位乘鍋法器US暢E航IE級EE噸.S粉TD喚_L靜OG鹿IC剖_1企16父4.或AL出L;EN親TI脅TY另A業(yè)ND陪AR揭IT甘H適IS浙--選通嘩與門筑模塊PO證RT沒(錢A訪BI書N塔:崖IN炸S劣TD身_L怎OG溜IC必;DI宋N緒:訂IN該S倉TD倍_L繪OG組IC李_V隸EC蔽TO獨R(防7慮DO伙WN碧TO位0跡);DO撿UT支:桶O答UT予S謎TD覽_L潑OG名IC洽_V蠢EC痰TO銹R(拾7盾DO紀WN久TO伸0穗)榴);EN跡D奴AN鎖DA揉RI卷TH抵;AR賤CH飯IT嗎EC俘TU錘REbe蠅ha慣vOF智A碌ND撐AR鴉IT贈H嫁ISBE廁GI撿NPR勒OC尸ES毅S(記AB有IN膊,地DI蒸N)BE外GI安NFO濾R唱I益IN就0野T崇O惑7柱LO秩OP里--循環(huán)陰，完粒成8芹位與認1位跪運算DO當UT夏(I局)凱<=椒D倘IN類(I酬)遵AN趴D橫AB勉IN慰;EN牽D壺LO首OP刺;EN罷D陰PR丹OC脅ES羽S;EN魯Dbe拉h(huán)a壞v;實驗8-疤1移位謀相加答8位架硬件缺乘法男器電萌路設動計實另驗【例8-辣35熱】LI振BR錄AR郊Y極IE強EE是;臣-咳-1待6位鎖菠存器臟/右赤移寄縱存器US迷E床IE駐EE殃.S健TD證_L柱OG求IC耍_1盆16予4.千AL意L;EN圣TI道TY刮R石EG述16屠B舊ISPO讓RT免(腹C寨LK姻,C帳LR手:畫IN蠅S顆TD偶_L貌OG啞IC拋;D筋:閥IN鋼S萬TD靜_L儲OG繳IC鄰_V鑄EC叫TO暑R(塞8杠DO家WN弦TO憐0繭);Q毛:沫OU尤T躁ST舅D_爪LO蝦GI頂C_局VE搜CT贈OR摩(1浸5們DO春WN濫TO遇0挑)逆);EN顯D余RE瞧G1勵6B尚;AR戀CH冒IT械EC棕TU猾REbe脅ha甚vOF兄R擴EG爛16級B材ISSI親GN麥AL靜R餡16歷S叫:掌ST攏D_問LO鄉(xiāng)豐GI商C_齊VE山CT候OR厭(1雀5堂DO丟WN慘TO錦0追);BE單GI拳NPR孩OC賞ES珠S(躁CL沒K,摟C炮LR紡)BE宮GI步NIF夫C鄙LR員=因'悼1'門T矩HE鍵N稿R墾16衣S謝<=繞(隔OT塊HE乒RS銳=貼>'順0'催)汁;淘-染-清零哈信號EL眨SI摘F控CL初K'逝EV皂EN縮慧T捎AN毒D料CL譽K夸=批'1魔'傘TH批EN雪-仔-時鐘末到來暢時，鈴鎖存姻輸入痰值，怒并右攔移低玩8R1透6S鋒(6浴D登OW務NT習O首0)嘴<=玩R猶16瞧S(烏7銹DO扇WN錦TO葡1繞);秀-靠-右移塘低8分位R1瓣6S稀(1找5顫DO績WN李TO腫7身)寶<=葡D怖;改--將輸憐入鎖隊到高幼8位EN志D鞠IF匪;EN工D售PR識OC面ES站S;Q測<=楚R屬16釀S;EN忠Dbe苦ha軟v;實驗8-表1移位的相加情8位指硬件午乘法礎器電跨路設紛計實哪驗（3壇）實導驗內(nèi)嶼容1嗓：根據(jù)身給出劑的乘塑法器架邏輯網(wǎng)原理及圖及黎其各猾模塊國的VH勁DL描述不，在MA蒼X+農(nóng)pl喪us吸II上完贈成全惰部設抓計，頃包括堅編輯已、編陳譯、礎綜合食和仿貸真操蛛作等兵。以同87H乘以F5員H為例巧，進業(yè)行仿乓真，逗對仿距真波挎形作野出詳洽細解致釋，決包括答對8隔個工射作時饞鐘節(jié)俊拍中羨，每蔑一節(jié)騎拍乘德法操朗作的曲方式圖和結振果，凍對照符波形桐圖給錘以詳曠細說偷明。（4晴）實坡驗內(nèi)俱容2促：編程考下載形，進訴行實玩驗驗肝證。冠實驗嶄電路蕉可選坦擇附瘦圖1粥-3兵，8荷位乘摸數(shù)和態(tài)被乘策數(shù)可轎分別簡用鍵舞2、苗鍵1貓、鍵舊4和景鍵3熄輸入僻；1擦6位床乘積蹤蝶可由磚4個裕數(shù)碼懂管顯瞇示；避用鍵展8輸賠入CL澆K，鍵7恭輸入ST績AR傲T。詳細限觀察胸每一遵時鐘棗節(jié)拍碰的運伯算結濫果，歲并與例仿真仗結果縱進行欣比較挑。實驗8-宵1移位箏相加役8位哭硬件墨乘法隊器電津路設森計實輸驗實驗8-值1移位摧相加羅8位改硬件爺乘法妻器電貴路設廁計圖8-瘋4藥8位移市位相擦加乘摔法器艦運算膜邏輯俗波形據(jù)圖實晴驗（5逃）實遼驗內(nèi)椅容3宗：乘法設時鐘防連接哭實驗梁系統(tǒng)寧上的踐連續(xù)吉脈沖街，如cl體oc農(nóng)k0訓，設計案一個技此乘涌法器播的控根制模帽塊，館接受緞實驗壁系統(tǒng)仔上的簡連續(xù)翁脈沖觸，如cl驅oc耍k0累，當給太定啟甜動/供清0耕信號抄后，贈能自溜動發(fā)響出CL口K信號文驅動渴乘法救運算碑，當牲8個蹲脈沖金后自念動停耗止。（6牙）思東考題悄：用MA線X+卷pl異us險II進行乞優(yōu)化呢設計師后，搜具體反說明帳并比數(shù)較組返合電片路乘甘法器臟與本秩乘法難器的匯邏輯輝資源究占用紹情況便和運傭行速錄度。（7至）實狹驗報草告：根據(jù)版例8-分32至8-泉35，