數字電子技術學習通課后章節(jié)答案期末考試題庫2023年一個兩輸入端的門電路，當輸入為1和0時，輸出不是1的門是（

）。

參考答案:

或非門

JK觸發(fā)器的狀特性方程為

；D觸發(fā)器的特性方程為

。

參考答案:

不懂

標準與或式和最簡與或式的概念相同。

參考答案:

錯

D觸發(fā)器的輸出總是跟隨其輸入的變化而變化。

參考答案:

對

僅具有保持和翻轉功能的觸發(fā)器是RS觸發(fā)器。

參考答案:

錯

下列幾種說法中錯誤的是（

）。

參考答案:

卡諾圖中1的個數和0的個數相同。

對鍵盤上的110個鍵進行編碼，至少需要（）位二進制代碼

參考答案:

7

僅具有保持和翻轉功能的觸發(fā)器是（

）。

參考答案:

T觸發(fā)器

下列真值表實現的邏輯運算關系是（

）。

參考答案:

或

試分析圖題6.5.16所示計數器，畫出它的狀態(tài)圖，并確定它的模。

參考答案:

不懂

分析圖5.44所示時序邏輯電路的邏輯功能，寫出電路的驅動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉換圖，說明電路能否自選啟動。

參考答案:

不清楚

由與非門組成的基本RS所存器不允許輸入的變量組合為（

）。

參考答案:

00

下圖的真值表實現的邏輯運算是（）。

參考答案:

與

邏輯代數中的變量，只有（

）取值。

參考答案:

0和1兩個

僅具有保持和翻轉功能的觸發(fā)器是(

)。

參考答案:

T觸發(fā)器

邊沿觸發(fā)方式的觸發(fā)器有(

)。

參考答案:

主從型JK###維持阻塞型D

基本的RS觸發(fā)器具有“空翻”現象。

參考答案:

錯

邏輯變量的取值１和０可以表示（

）

參考答案:

電位的高、低###開關的閉合、斷開###真與假###電流的有、無

描述時序邏輯電路功能的兩個必不可少的重要方程式是(

)。

參考答案:

次態(tài)方程和驅動方程

按觸發(fā)器狀態(tài)轉換與時鐘脈沖CP的關系分類，計數器可分為（

）兩大類。

參考答案:

同步和異步

普通的邏輯門電路的輸出端不可以并聯在一起，否則可能會損壞器件。

參考答案:

對

利用中規(guī)模集成計數器構成任意進制計數器的方法是(

)。

參考答案:

預置數法

四個邏輯相鄰的最小項合并，可以消去（

）個因子。

參考答案:

2

根據時序邏輯電路按各位觸發(fā)器接受時鐘脈沖控制信號的不同，可分為(

)。

參考答案:

同步時序邏輯電路###異步時序邏輯電路

若在編碼器中有50個編碼對象，則要求輸出二進制代碼位數為（

）位。

參考答案:

6

用四選一數據選擇器實現函數，應使(

)。

參考答案:

D0=D2=0，D1=D3=1

用數據選擇器可實現時序邏輯電路。

參考答案:

錯

在下列邏輯電路中，不是組合邏輯電路的有（

）。

參考答案:

寄存器

邏輯函數L＝A+B+1(

)。

參考答案:

=1###反函數為0

可編程存儲器的內部結構都存在與陣列和或陣列。

參考答案:

對

所有的半導體存儲器在運行時都具有讀和寫的功能。

參考答案:

錯

一個十六進制計數器，能計數(

)。

參考答案:

八進制計數###十五進制計數

用移位寄存器可以構成8421BCD碼計數器。

參考答案:

錯

存儲器的兩大主要技術指標是(

)。

參考答案:

存儲容量###存取速度

對于JK觸發(fā)器，若J=K，則可完成（

）觸發(fā)器的邏輯功能。

參考答案:

T

某存儲器具有8根地址線和8根雙向數據線，則該存儲器的容量為(

)。

參考答案:

2×856

一個容量為1K×8的存儲器有（

）個存儲單元。

參考答案:

8K

A+BC=(

)

參考答案:

(A+B)(A+C)

四輸入的譯碼器，其輸出端最多為(

)。

參考答案:

16個

N個觸發(fā)器可以構成能寄存（

）位二進制數碼的寄存器。

參考答案:

N

TTL和CMOS兩種集成電路與非門，其閑置輸入端都可以懸空處理。

參考答案:

錯

譯碼器的輸入量是(

)。

參考答案:

二進制

以下哪種觸發(fā)器會發(fā)生一次變化問題？

參考答案:

主從JK觸發(fā)器

在何種輸入情況下，“與非”運算的結果是邏輯0。

參考答案:

全部輸入是1

所有的集成邏輯門，其輸入端子均為兩個或兩個以上。

參考答案:

錯

組合邏輯電路產生競爭與冒險的原因是（

）。

參考答案:

門電路延時

二極管和三極管在數字電路中可工作在截止區(qū)、飽和區(qū)和放大區(qū)。

參考答案:

錯

組合邏輯電路消除競爭冒險的方法有（

）。

參考答案:

修改邏輯設計###引入選通脈沖###在輸出端接入濾波電容

10線—4線的集成優(yōu)先編碼器(

)。

參考答案:

輸入有10線###輸出有4線

BCD-七段顯示譯碼器(

)。

參考答案:

使用了7個LED###有共陰極接法###有共陽極接法

邏輯電路是由什么制作的？

參考答案:

晶體管###場效應管

D觸發(fā)器的特性方程為，與Q無關，所以它沒有記憶功能。

參考答案:

錯

一個32選1的數據選擇器，其地址輸入（選擇控制輸入）端有（

）個。

參考答案:

5

CMOS電路的電源電壓范圍較大，約在(

)。

參考答案:

3~18V

以下電路中，加以適當輔助門電路，(

)適于實現多輸出組合邏輯電路。

參考答案:

二進制譯碼器

組合邏輯電路的輸出只取決于輸入信號的現態(tài)。

參考答案:

對

一個觸發(fā)器可記錄一位二進制代碼，它有(

)個穩(wěn)態(tài)。

參考答案:

2

使邏輯函數式L=A'B+CD'為1的最小項有（

）個。

參考答案:

7

Ｌ＝Ａ?Ｂ表示或運算。

參考答案:

錯

若將一個TTL異或門當做反相器使用，則異或門的A和B輸入端應(

)。

參考答案:

B輸入端接高電平，A輸入端做為反相器輸入端

邏輯問題的描述方法有(

)。

參考答案:

真值表###邏輯表達式###工作波形圖

（

）在計算機系統中得到了廣泛的應用，其中一個重要用途是構成數據總線。

參考答案:

三態(tài)門

三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。

參考答案:

錯

卡諾圖化簡時，每個圈包圍的方格數為(

)。

參考答案:

2的n次方個

8421BCD碼01110010所表示的十進制數是(

)。

參考答案:

72

兩個邏輯變量的任意一個最小項包含有(

)。

參考答案:

兩個邏輯變量

十六進制數2F所對應的十進制數為(

)。

參考答案:

47

8421BCD碼是指用4位二進制代碼來表示十進制數的十個數碼。

參考答案:

對

在邏輯函數的每個最小項中，都含有n個因子，每個變量都以原變量或反變量的形式出現且只出現一次。

參考答案:

對

若兩個最小項除去一個變量相同，其它都不同，稱此兩個最小項邏輯相鄰。

參考答案:

錯

邏輯等式A+AB＝A+B成立。

參考答案:

錯

555電路的輸出只能出現兩個狀態(tài)穩(wěn)定的邏輯電平之一。

參考答案:

對

單穩(wěn)態(tài)觸發(fā)器在觸發(fā)脈沖的作用下，從穩(wěn)定狀態(tài)轉換到暫穩(wěn)狀態(tài)(

)。

參考答案:

依靠自身作用###能自動返回到穩(wěn)定狀態(tài)

D/A轉換器可以把電壓轉換成電流。

參考答案:

錯

石英晶體多諧振蕩器的突出優(yōu)點是(

)。

參考答案:

振蕩頻率穩(wěn)定

脈沖整形電路有(

)。

參考答案:

施密特觸發(fā)器

求一個邏輯函數F的對偶式，可將F中的（

）

參考答案:

原變量換成反變量，反變量換成原變量###常數中“0”換成“1”，“1”換成“0”###“·”換成“+”，“+”換成“·”

一般TTL門電路的輸出端可以直接相連，實現線與。

參考答案:

錯

以下電路中可以實現“線與”功能的有（

）

參考答案:

漏極開路OD門

欲使JK觸發(fā)器按工作，可使JK觸發(fā)器的輸入端(

)。

參考答案:

J=Q

K=Q###J=0

K=1###J=Q

K=1

n個變量的最小項是包含全部n個變量的乘積項，在乘積項中每個變量只能以原變量的形式出現一次。對嗎？

參考答案:

錯

在進行A/D轉換時，常進行的是(

)。

參考答案:

采樣###保持###編碼

以下電路中，加以適當輔助門電路，(

)適于實現單輸出組合邏輯電路。

參考答案:

數據選擇器###74HC138譯碼器

要將方波脈沖的周期擴展10倍，可采用(

)。

參考答案:

十進制計數器

邏輯函數的表示方法中具有唯一性的是（

）

參考答案:

卡諾圖###真值表

在何種輸入情況下，“或非”運算的結果是邏輯0。

參考答案:

全部輸入是1###任一輸入為0，其他輸入為1###任一輸入為1

下列幾種A/D轉換器中，轉換速度最快的是(

)。

參考答案:

并行A/D轉換器

已知A+B=A+C，則B=C。對嗎？

參考答案:

錯

對于TTL與非門閑置輸入端的處理，可以（

）。

參考答案:

與有用輸入端并聯###接電源###通過電阻3kΩ接電源

共陰接法發(fā)光二極管數碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來驅動。

參考答案:

對

對邊沿JK觸發(fā)器，在CP為高電平期間，當J=K=1時，狀態(tài)會翻轉一次。

參考答案:

錯

余3碼是(

)。

參考答案:

無權碼###編碼有固定規(guī)律

邏輯函數的化簡方法有(

)。

參考答案:

代數法###卡諾圖

CMOS或非門與TTL或非門的邏輯功能完全相同。

參考答案:

對

邏輯關系是指(

)。

參考答案:

由二值變量所構成###反映和處理邏輯關系

邏輯函數的描述有多種，下列僅（

）描述是唯一的

參考答案:

真值表

什么是數字信號？請舉一列。

參考答案:

電壓的有無

三變量的真值表輸入有（

）鐘不同的取值

參考答案:

8

與非門輸出為低電平時，需要滿足（

）。

參考答案:

所有輸入端都是高電平

555定時器不能組成（

）。

參考答案:

T觸發(fā)器

七段顯示譯碼器，當譯碼器七個輸出端狀態(tài)為abcdefg=1110000時（高電平有效），譯碼器輸入狀態(tài)（8421BCD碼）應為（

）。

參考答案:

0111

一個五位的二進制加法計數器，初始狀態(tài)為00000，問經過201個輸入脈沖后，此計數器的狀態(tài)為（

）。

參考答案:

01001

存儲8位二進制數需要（

）個觸發(fā)器。

參考答案:

8

寄存器沒有(

)功能。

參考答案:

比較

JK觸發(fā)器中，當J=K=1時，觸發(fā)器實現（

）功能。

參考答案:

翻轉

邏輯電路如圖所示，A=0時，C脈沖來到后，D觸發(fā)器的輸出（

）。

參考答案:

置0

以下電路屬于時序邏輯電路的是（

）。

參考答案:

寄存器

能實現脈沖延時的電路是（

）。

參考答案:

單穩(wěn)態(tài)觸發(fā)器

將模擬信號轉換為數字信號，應選用（

）電路。

參考答案:

ADC

74LS151

是8選1數據選擇器，使能端滿足芯片工作條件，且輸入為時，輸出Q為（

）

參考答案:

D5

把一個六進制計數器與一個四進制計數器串聯可得到（

）進制計數器。

參考答案:

24

下列各種電路結構的觸發(fā)器中哪種能構成移位寄存器（

）

參考答案:

主從結構觸發(fā)器

對于JK觸發(fā)器，若J=K，則可完成（

）觸發(fā)器的邏輯功能。

參考答案:

T

當JK觸發(fā)器中，在時鐘CLK作用下，欲使，則必須使（

）。

參考答案:

JK=11

為了使時鐘控制的RS觸發(fā)器的次態(tài)為1，RS的取值應為（

）。

參考答案:

R=0，S=1

JK觸發(fā)器為0態(tài)的條件是（

）。

參考答案:

B．J=0，K=1

T觸發(fā)器中，當T=0時，觸發(fā)器實現（

）功能。

參考答案:

保持

為實現D觸發(fā)器轉換為T觸發(fā)器，圖示電路的方框內應是（

）。

參考答案:

同或門

指出下列電路中能夠把串行數據變成并行數據的電路是（

）。

參考答案:

移位寄存器

不屬于時序邏輯電路的器件是（

）。

參考答案:

加法器

把一個八進制計數器與一個六進制計數器串聯可得到（

）進制計數器

參考答案:

48

屬于組合邏輯電路的部件是（

）。

參考答案:

編碼器

指出下列電路中能夠把串行數據變成并行數據的電路應該是（

）。

參考答案:

移位寄存器

描述觸發(fā)器的邏輯功能的方法有（

）。

(此題為多項選擇)

參考答案:

狀態(tài)轉換表###特性方程###狀態(tài)轉換圖

三輸入、八輸出譯碼器，對任一組輸入值其有效輸出個數為（

）。

參考答案:

1個

32位輸入的二進制編碼器，其輸出端有（

）位。

參考答案:

5

十六路數據選擇器的地址輸入（選擇控制）端有（

）個。

參考答案:

4

74LS138是3線—8線譯碼器，譯碼輸出為低電平有效，若要使輸出

，則輸入應為（

）。

參考答案:

100

引起組合電路中競爭與險象的原因是（

）

參考答案:

電路時延

一個8選一的數據選擇器，其地址輸入有（

）個。

參考答案:

3

8線—3線優(yōu)先編碼器的輸入為I0—I7，當優(yōu)先級別最高的I7有效時，其輸出的值是（

）。

參考答案:

000

三位二進制代碼可以編出的代碼有（

）。

參考答案:

8種

在下列邏輯電路中，不是組合邏輯電路的有（

）。

參考答案:

寄存器

3線—8線譯碼器的輸入為，輸出為，輸出低電平有效；當輸入時，其輸出的值是（

）。

參考答案:

11111011

下列電路中不屬于時序電路的是（

）。

參考答案:

數值比較器

若邏輯表達式，則A，B，C，D分別為（

）。

參考答案:

0，0，0，0

一個具有N個地址端的數據選擇器的功能是（

）。

參考答案:

2N選

1

TTL集成電路

74LS138是３線-８線譯碼器，譯碼器為輸出低電平有效，若輸入為

時，輸出

為（

）。

參考答案:

11011111

表示任意的兩位十進制數，需要（

）位二進制數。

參考答案:

7

設計一個把十進制轉換成二進制的編碼器，則輸入端數M和輸出端數N分別為（

）。

參考答案:

M=10，N=4

邏輯符號如圖所示，當輸入，輸入B為方波時，則輸出F應為（

）。

參考答案:

方波

同步時序電路和異步時序電路比較，其差異在于后者（

）。

參考答案:

沒有統一的時鐘脈沖控制

十進制數254轉換成8421BCD碼為(

)。

參考答案:

001001010100

相鄰兩組編碼只有一位不同的編碼是（

）。

參考答案:

格雷碼

下列幾種說法中與BCD碼的性質不符的是

。

參考答案:

BCD碼是一組4位二進制數，能表示十六以內的任何一個十進制數

下列四個數中與十進制不相等的數是(

)。

參考答案:

(100100011)8

邏輯代數的基本運算是(

)。

參考答案:

與、或、非

下面符合＂或＂邏輯關系表達式的是(

)。

參考答案:

1+1=1

24個"1"異或的結果是(

)。

參考答案:

0

(128)如圖3201所示二極管(設正向導通壓降為0.7V)門電路,輸出電壓是()。

參考答案:

4.3V

把二進制數1101轉換成格雷碼為（

）。

參考答案:

1011

下列數中最大數是

。

參考答案:

（12F）H

以下說法錯誤的是(

)。

參考答案:

邏輯代數的中的變量0和1，表示的是數值的大小

(132)為實現數據傳輸的總線結構,要選用()電路。

參考答案:

三態(tài)門

(260)優(yōu)先編碼器的編碼()。

參考答案:

是唯一的

74LS138是3線—8線譯碼器，譯碼為輸出低電平有效，若輸入為A2A1A0=101時，輸出應為

。

參考答案:

11011111

4－2線的優(yōu)先編碼器的優(yōu)先權由高到低的順序為I3、I2、I1、I0，輸出為Y1Y0,輸入為高電平有效，反相輸出，當輸入I3I2I1I0為0101時，輸出Y1Y0為（）

參考答案:

01

下列四個數中與十進制數(31)10不相等的數是

()。

參考答案:

(11111)2

T觸發(fā)器的功能是()。

參考答案:

保持、翻轉

下列鎖存器和觸發(fā)器中沒有約束條件的是（）。

參考答案:

邊沿JK觸發(fā)器

一個4位二進制加法計數器的初始狀態(tài)是0000，當輸入40個記數脈沖后，計數的狀態(tài)是（）

參考答案:

1000

(262)用輸出低電平有效的三線-八線譯碼器(74LS138)和邏輯門實現某一邏輯函數()。

參考答案:

不一定用與非門

下列與邏輯表達式A+BC相等的表達式為

()。

參考答案:

(A+B)(A+C)

表達式F=

,可用來表示為

參考答案:

A≥B

(271)在下列邏輯電路中,不是組合邏輯電路的有()。

參考答案:

寄存器

所有TTL邏輯門芯片，其14和16引腳都是VCC輸入端。（）

參考答案:

錯

下列說法不正確的是（

）

參考答案:

OC門輸出端直接連接可以實現正邏輯的線與運算

電平觸發(fā)方式的觸發(fā)器可能存在“空翻”現象，一般不能用來構成計數器。（）

參考答案:

錯

(263)要使三線-八線譯碼器74LS138能正常工作時,其使能端STA,STB,STC的電平信號應是()。

參考答案:

100

由n個變量構成的最小項中，任意兩個最小項之積為0。（）

參考答案:

對

正邏輯與非門和負邏輯

門等效

參考答案:

1、

或非

一個8選一數據選擇器的數據輸入端有_______個。

參考答案:

8

觸發(fā)器的電路結構和邏輯功沒有必然的聯系。（）

參考答案:

對

(264)一個有n位地址碼的數據選擇器,它的數據輸入端有()。

參考答案:

2n個

集電極開路門電路的輸出級可以直接相連，實現線與的功能。（）

參考答案:

對

一個數據選擇器的地址輸入端有3個時，最多可以有幾個數據信號輸出。

參考答案:

8

(270)要消除競爭-冒險,下列說法中錯誤的是()。

參考答案:

以上都不對

在邏輯代數中由AB=AC能推出B=C。（）

參考答案:

錯

(133)輸出端可直接連在一起實現線與邏輯功能的門電路是()。

參考答案:

OC門

以下錯誤的是（

）

參考答案:

編碼器可分為普通全加器和優(yōu)先編碼器

譯碼器、加法器、數值比較器、數據選擇器屬于組合邏輯電路功能器件。

參考答案:

對

(134)對TTL與非門多余輸入端的處理,不能將它們()。

參考答案:

接地

(266)四位比較器(74LS85)的三個輸出信號A>B,A=B,A

參考答案:

高電平

三態(tài)門除了有高低電平輸出外，還有第三種輸出狀態(tài)。

參考答案:

對

對于TTL數字集成電路來說，在使用中應注意：不使用的輸入端接1。

參考答案:

錯

八路數據分配器的地址輸入（選擇控制）端有8個。

參考答案:

錯

輸出高電平有效的顯示譯碼器要與共陰極的七段數碼管配合使用。（）

參考答案:

對

F=AB+CD的真值表中，F=1的狀態(tài)有

個。

參考答案:

7

(124)硅二極管導通和截止的條件是()。

參考答案:

UF>0.7V,UF<0.5V

時序邏輯電路一定包含組合電路與存儲電路兩部分。（）

參考答案:

錯

邏輯函數化簡后的最簡形式是唯一的。（）

參考答案:

錯

發(fā)光二極管構成的七段顯示器有兩種，分別是

電路和

電路。

參考答案:

共陰極###共陽極

十進制數63對應的8421BCD碼為01100011，也可略去最高位的0而寫成1100011。（）

參考答案:

錯

74LS138是3線—8線譯碼器，譯碼為輸出低電平有效，若輸入為A2A1A0=110時，輸出應為

。

參考答案:

10111111

(125)如果三極管工作于飽和區(qū),則該管()。

參考答案:

發(fā)射結正向偏置,集電結正向偏置

組合邏輯電路中容易產生競爭冒險，消除競爭冒險的方法有

，增加乘積項,避免互補項相加

，

。

參考答案:

發(fā)現并消除互補變量###輸出端并聯電容器

(126)半導體中有兩種載流子,分別是()。

參考答案:

電子和空穴

有一數碼10010011，作2421BCD碼時，它相當于十進制數

，作為8421BCD碼時，它相當于十進制數

。

參考答案:

33###93

(136)所謂三極管工作在倒置狀態(tài),是指三極管()。

參考答案:

發(fā)射結反偏置,集電結正偏置

(130)門電路的平均傳輸延遲時間是()。

參考答案:

tpd=(tPHL+tPLH)/2

數字信號的特點是在時間上和

上都是斷續(xù)變化的，其高電平和低電平常用1和0來表示。

參考答案:

幅值

(259)組合邏輯電路()。

參考答案:

無記憶功能

三態(tài)門電路的輸出有高電平、低電平和

3種狀態(tài)。

參考答案:

高阻態(tài)

組合邏輯電路在電路結構上不含有的特點是(

)。

參考答案:

可以有觸發(fā)器

在二進制譯碼器中，若輸入有4位代碼，則輸出有(

)信號。

參考答案:

16個

對于如圖所示波形,其反映的邏輯關系是___B_____。

參考答案:

異或關系

將CD代入等式(A+B)(A+C)=A+BC兩邊的C中從而得到新的等式(A+B)(A+C)(A+D)=A+BCD所用的定理是(

)。

參考答案:

代入定理

八進制（273）8中，它的第三位數2的位權為_____。

參考答案:

(64)10

下圖是共陰極七段LED數碼管顯示譯碼器框圖，若要顯示字符“5”，則譯碼器輸出a～g應為_________。

參考答案:

1011011

(269)已知,左式和右式的兩個邏輯圖分別是X和Y,產生競爭-冒險的是()。

參考答案:

Y

(265)要實現多輸入、單輸出邏輯函數,最好選用()。

參考答案:

數據選擇器

一個四輸入端與非門，使其輸出為0的輸入變量取值組合有

種。

參考答案:

1

(267)采用四位比較器(74LS85)對兩個四位數比較時,最后比較的是()。

參考答案:

最低位

十進制數127.25對應二進制數為(

)。

參考答案:

1111111.01

表示一個兩位十六進制數至少需要(

)位十進制數。

參考答案:

3

10進制整數化成二進制數(

)。

參考答案:

只能是整數

下列BCD碼中有權碼有(

)。

參考答案:

84