代碼設(shè)計說明一、設(shè)計要求題目：射頻DAC用于任意波形產(chǎn)生的研究(Veri1ogQII)現(xiàn)在新的具有混頻器模式的射頻DAC可以在第二和第三奈奎斯特頻率區(qū)產(chǎn)生RF信號，這樣的好處是免去了模擬的IQ上變頻部分。這樣的任意波形產(chǎn)生可以用于許多領(lǐng)域，但是其原理、基帶信號的產(chǎn)生方法以及所達(dá)到的性能都與傳統(tǒng)的DAC不同，因此研究上述內(nèi)容有較深的理論意義和很強(qiáng)的應(yīng)用前曷。步驟：1.設(shè)計一個FPGA正弦，線性調(diào)頻，編碼.那3中信號在經(jīng)過一個1VDS.在經(jīng)過一個RFD/ARFD/A用matlab模擬出來備注：FPGA輸出時加上濾波指標(biāo)：中頻信號的中頻頻率0.5Fs=1.25Ghz結(jié)果圖類似：二、設(shè)計說明與仿真分析2.1正弦信號的設(shè)計MATIAB運(yùn)行得到如下的波形:如下的文件：dds.ItifGuag1eDocument52KB這個文件就是需要在QuartuS中使用ROM進(jìn)行調(diào)用的。并將這個mif文件的屬性改為只讀。在ROM中對該文件進(jìn)行調(diào)用:∣*C∣∣T?ι?r4Tllv<-TbBu?c?f^^(>><?3?fTXl×l??ROM；I-PORTCnzrtwtflyHIKtM?∏?i;5eCtheSUXthUrηt?c>.deptht0,*?ts?Λt?rr?^?γHechtmMWhaEdb?ngRn??h?dVWid>mlikBt?u?e*L^ddedkLMWP4f旗，InPlJrWoutoUfdDd?sHcwvw??boddthe域OUtfMLbUIbenHo**m∣nyt6?K2*OfmemoryT[GlnMlI[_*?κ?I["??>[I完成如下配置后，編寫代碼（代碼這里不給出），進(jìn)行仿真，仿真結(jié)果如下所示:2.3編碼信號本工程在7JenCoder文件夾中?，F(xiàn)實(shí)中的編碼方式非常多，這里我們選擇一種較為典型的編碼方式卷積編碼進(jìn)行研究。對應(yīng)代碼為JuanJi.v基本原理如下所示：卷積碼為（2,1,7）標(biāo)準(zhǔn)卷積碼，約束長度為7比特，碼生成矢量G1=I111oO1,G2=1O11O11（G2反相后輸出），該碼型共有64個狀態(tài)。（2,1,7）卷積碼的編碼結(jié)構(gòu)圖如圖1所示，該編碼器中的寄存器的初值全為0,,輸入1比特，根據(jù)生成多項(xiàng)式進(jìn)行運(yùn)算后，得到2比特的輸出，輸出后移位寄存器向右移位一次，并重復(fù)編碼過程。圖1（2,b7）卷積碼編碼器結(jié)構(gòu)圖?其仿真結(jié)果如下所示：nameelkresetdinframsynioutqoutVaI20.9ns_rwJmnnnnnnnnnnnnnnnjUmnnnnnnnnCJiru∏ii III ΓL I：.L-Γ-i-mmm Uinn 一一—j- 11 ιπ iiuu π-^1^^IlnJ I I'IIllI∣^—_r1VDS的代碼在 JD-IVDS這個文件夾下。1VDS接口又稱RS-644總線接口，是20世紀(jì)90年代才出現(xiàn)的一種數(shù)據(jù)傳輸和接口技術(shù)。1VDS即低電壓差分信號，這種技術(shù)的核心是采用極低的電壓擺幅高速差動傳輸數(shù)據(jù)，可以實(shí)現(xiàn)點(diǎn)對點(diǎn)或一點(diǎn)對多點(diǎn)的連接，具有低功耗、低誤碼率、低串?dāng)_和低輻射等特點(diǎn)，其傳輸介質(zhì)可以是銅質(zhì)的PCB連線，也可以是平衡電纜。1VDS在對信號完整性、低抖動及共模特性要求較高的系統(tǒng)中得到了越來越廣泛的應(yīng)用。目前，流行的1VDS技術(shù)規(guī)范有兩個標(biāo)準(zhǔn)：一個是T1VE1A（電訊工業(yè)聯(lián)盟/電子工業(yè)聯(lián)盟）的ANSI/TIA/EIA-644標(biāo)準(zhǔn)，另一個是IEEE1596.3標(biāo)準(zhǔn)。這里，1VDS主要是用于在實(shí)際硬件的時候，需要1VDS高速接口將數(shù)據(jù)發(fā)送到ADC中，但是這里，我們暫時使用MATIAB進(jìn)行驗(yàn)證，故