HYXXXX成像聲納介紹南京航空航天大學(xué)電子信息工程學(xué)院夏偉杰上傳報告內(nèi)容多路回波信號調(diào)理多路回波信號同步采集數(shù)字波束形成算法研究數(shù)字波束形成算法的FPGA實現(xiàn)圖像數(shù)據(jù)高速傳輸電腦端顯示控制軟件等系統(tǒng)框圖報告內(nèi)容1硬件設(shè)計2信號處理算法及FPGA程序設(shè)計3軟件設(shè)計4產(chǎn)品成果1硬件設(shè)計1.1信號調(diào)理與A/D采集子模塊1.2信號處理模塊1.3數(shù)據(jù)傳輸處理模塊1.4系統(tǒng)電源設(shè)計聲納系統(tǒng)硬件架構(gòu)1.1信號調(diào)理與A/D采集子模塊主要完成小信號（接收聲基陣的輸出信號）的放大和濾波，實現(xiàn)TVG、AGC增益控制。工作參數(shù)：通道數(shù)：180路中心頻率：450kHz工作帶寬：不小于50kHz最大總增益：≥110dB可變增益控制范圍：≥75dB（程控增益加時控增益）等效輸入端噪聲：≤1.5μV（有效值）多路幅度一致性：≤2dB多路相位一致性：≤3°1.1信號調(diào)理與A/D采集子模塊信號調(diào)理與A/D采集

硬件電路結(jié)構(gòu)圖前放模塊與AGC模塊帶通濾波器模塊A/D采集模塊1.1.1前放模塊與AGC模塊前端放大模塊的測試輸入為信號發(fā)生器輸出的450KHz的正弦波信號。信號發(fā)生器產(chǎn)生的信號最低幅度有限，只能到20mV，對前放模塊測試時利用模擬衰減器對輸入的測試信號幅度進行衰減，衰減檔分為-60dB，-80dB，-100dB，-120dB。測試信號幅度范圍為：1.1.1前放模塊與AGC模塊

以前端放大器的輸入信號1mVpp為例：衰減檔測試信號min測試信號max0dB20mVpp5Vpp60dB20uVpp5mVpp80dB2uVpp500uVpp1.1.1前放模塊與AGC模塊衰減器輸出波形，測試輸入信號1.1.1前放模塊與AGC模塊經(jīng)差分放大電路后波形1.1.2帶通濾波器模塊聲納接收機輸入信號的范圍從幾十微伏到幾百毫伏級，經(jīng)前級放大后需要對放大后的信號濾波和調(diào)理，以達到ADC芯片的輸入范圍之內(nèi)。為了簡化設(shè)計，將帶通濾波器和衰減器做成一個模塊，其技術(shù)指標如下表所示。中心頻率450kHz通帶增益-15dB3dB帶寬≥50kHz帶內(nèi)紋波≤1dB1.1.2帶通濾波器模塊帶通濾波器模塊采用220MHz帶寬的OPA2830放大器。利用該放大器芯片內(nèi)部的兩級運放，搭建成四階多反饋（MFB）結(jié)構(gòu)的帶通濾波器。1.1.2帶通濾波器模塊仿真軟件TINA對濾波器進行仿真帶通濾波器實測幅頻曲線3dB帶寬1.1.2帶通濾波器模塊對前端放大后的AGC輸出信號進行帶通濾波，看出帶通濾波器能夠很好地完成對AGC輸出信號進行濾波的功能。1.1.2帶通濾波器模塊單通道調(diào)理電路的幅頻曲線測量結(jié)果50uV信號經(jīng)放大和濾波后的效果圖1.1.3AD采集模塊采用多路AD轉(zhuǎn)換的集成芯片,盡可能地節(jié)約空間1.1.3AD采集模塊SPI接口對芯片內(nèi)部的寄存器進行配置AFE5801輸出時鐘AFE5801輸出數(shù)據(jù)1.1.3AD采集模塊SPI接口對芯片內(nèi)部的寄存器進行配置AFE5801輸出時鐘AFE5801輸出數(shù)據(jù)1.2信號處理模塊FPGA繼承了門陣列邏輯器件密度高和通用性強的優(yōu)點，又具備可編程邏輯器件的可編程特性，可以通過編程實現(xiàn)多種邏輯功能，因此系統(tǒng)設(shè)計中既以FPGA來實現(xiàn)聲納波束形成，又由FPGA來完成A/D單元和數(shù)據(jù)收發(fā)單元的控制。1.2信號處理模塊FPGA內(nèi)部資源是有限的，本系統(tǒng)在算法部分所采用的FPGA將根據(jù)信號處理中濾波器的設(shè)計方法和波束形成所需的計算量決定。濾波抽取需要的乘法器數(shù)量通道復(fù)用的工作時鐘波束形成需要乘法器近場遠場的總系數(shù)量288288MHz3211328Kbit表1數(shù)字波束形成算法所需要的資源數(shù)量1.3數(shù)據(jù)傳輸處理模塊該模塊選用Xilinx公司的FPGA芯片VIRTEX-5XC5VFX70T作為核心處理器，內(nèi)嵌PowerPC440硬核處理器，能夠支持VxWorks實時操作系統(tǒng)的運行，運行主頻最高達400MHz，VxWorks的高速運行為系統(tǒng)上實現(xiàn)千兆網(wǎng)傳輸和控制指令下發(fā)提供了較好的基礎(chǔ)。數(shù)據(jù)傳輸模塊硬件框圖1.4系統(tǒng)電源設(shè)計系統(tǒng)電壓（V）典型電流值（A）所屬系統(tǒng)+95≥0.2發(fā)射機+15≥0.4發(fā)射機+5≥0.2發(fā)射機+5.57.5接收機調(diào)理/數(shù)字-5.53.5接收機調(diào)理+2.14接收機調(diào)理接收機系統(tǒng)總功耗：65W1.4系統(tǒng)電源設(shè)計電源板設(shè)計框圖系統(tǒng)采用48V輸入，在電源板上實現(xiàn)發(fā)射機和接收機所需電源的轉(zhuǎn)換。根據(jù)電源板的尺寸規(guī)定和系統(tǒng)功耗需求，采用金升陽的隔離模塊產(chǎn)生發(fā)射機所需的+5V和+15V電壓，采用VICOR公司的VI晶片產(chǎn)生±5V的接收機電源，以及采用LT公司的4600芯片從+5V轉(zhuǎn)換成+2.1V的電壓，電源板的設(shè)計框圖如下所示。1.4系統(tǒng)電源設(shè)計系統(tǒng)模擬板對微小信號進行調(diào)理和采集，對電源紋波的要求很高。在系統(tǒng)電源的設(shè)計中，為了實現(xiàn)對開關(guān)電源輸出紋波的控制，設(shè)計采用了VICOR公司的QPO（quietpoweroutput）模塊對輸出的共模和差模噪聲進行抑制，達到了幾毫伏的紋波效果。設(shè)計內(nèi)容1硬件設(shè)計2信號處理算法及FPGA程序設(shè)計3軟件設(shè)計2信號處理算法及FPGA程序設(shè)計主要完成功能：180路A/D數(shù)據(jù)讀取180路數(shù)據(jù)解調(diào)、濾波、抽樣及512個波束形成將波束輸出數(shù)據(jù)（求模后的波束數(shù)據(jù)）發(fā)送到干端設(shè)備，并根據(jù)干端設(shè)備的命令，控制水下各設(shè)備協(xié)同工作通過數(shù)據(jù)接口實時向控制子模塊發(fā)送一個通道A/D采樣后的通道信息用于AGC計算產(chǎn)生180路標準測試信號源并完成機內(nèi)測試2.1信號處理算法信號處理流程圖AD采樣復(fù)解調(diào)信號抽取波束形成2.1.1AD采樣率的確定本采集系統(tǒng)的設(shè)計基于水下聲成像技術(shù)，為獲得較高的近場分辨率，參考國外同類產(chǎn)品的指標，采用了較高的信號發(fā)射頻率450kHz(波長λ為3.33mm)。根據(jù)采樣定理，選用4倍頻率采樣，即1.8MHz的采樣率2.1.2復(fù)解調(diào)算法目的：提取聲納回波信號的包絡(luò)復(fù)解調(diào)原理圖2.1.3信號抽取算法信號解調(diào)后帶寬為25KHz，采樣率為1.8MHz，理想情況下可以以36:1的抽取率進行抽取，滿足Nyquist采樣定律，但是這種陡降的理想低通濾波器實現(xiàn)不了，所以抽取率必須小于36。抽取率越大濾波器的階數(shù)越高，硬件實現(xiàn)越復(fù)雜。盡可能采用較大的抽取率來減小數(shù)據(jù)率與降低濾波器階數(shù)是一對矛盾體，對兩者權(quán)衡考慮，最終采用20:1的抽取率對信號降采樣。20：1抽取器設(shè)計成多級抽取器級聯(lián)（4:1和5:1級聯(lián)）。2.1.4聲納波束形成算法——遠場2.1.4聲納波束形成算法——遠場在沒有噪聲與干擾的理想情況下，利用MATLAB仿真得到1#波束指向性圖。波束寬度0.987度旁瓣電平-15.16dB2.1.4聲納波束形成算法——近場近場波束形成示意圖2.1.5MATLAB仿真分析非確定因素對波束形成的影響A、確定波束指向允許偏離的范圍原圖相對誤差為0.2時當(dāng)相對誤差為0.2時，雖然與原圖有所區(qū)別，但不影響視覺效果上對物體的分辨能力。允許相對誤差：0.2；絕對誤差：正負0.036度。2.1.6標準信號源仿真采用標準信號源得到的512個波束數(shù)據(jù)從基陣90°方向射向基元，通過延時得到各基元處的信號；同時采集，一個周期采集4個點2.2FPGA設(shè)計實現(xiàn)功能子模塊連接A/D轉(zhuǎn)換過程設(shè)計數(shù)據(jù)串行解調(diào)設(shè)計FIR抽取濾波器設(shè)計波束形成FPGA設(shè)計2.2.1波束形成FPGA設(shè)計實現(xiàn)波束形成運算程序功能模塊2.2.2控制模塊FPGA代碼設(shè)計

FPGA啟動工作狀態(tài)流程FPGA還要進行AGC、TVG增益控制以及承擔(dān)干濕端數(shù)據(jù)、命令的發(fā)送和接收，并根據(jù)干端設(shè)備的命令，控制水下各設(shè)備協(xié)同工作。2.2.2發(fā)射電路信號源設(shè)計FPGA產(chǎn)生低電平信號源提供給發(fā)射電路重復(fù)周期：脈寬：范圍為

0.05ms~0.5ms。使能信號：當(dāng)脈沖方波信號有時，使能信號為高，當(dāng)脈沖方波信號沒有時，使能信號為低。

2.2.2發(fā)射電路信號源設(shè)計對應(yīng)一路發(fā)射的驅(qū)動信號放大圖頻率：即工作頻率，450KHz。占空比：

A和B的比值通過改變占空比實現(xiàn)功率檔的調(diào)整。功率檔最大檔暫定對應(yīng)的占空比為45%，通過改變占空比則可得到其他幾檔功率。2.2.2發(fā)射電路信號源設(shè)計FPGA產(chǎn)生的信號源波形其中脈寬取為0.5ms，重復(fù)周期為67ms，占空比為35%2.2.2增益補償控制——TVG聲納系統(tǒng)所需4條TVG曲線2.2.2增益補償控制——TVG通過SPI接口實現(xiàn)TVG控制波形圖2.2.2增益補償控制——AGCFPGA根據(jù)A/D轉(zhuǎn)換后第一通道的12-bit數(shù)據(jù)的大小產(chǎn)生8-bit的增益控制信號用于信號調(diào)理板的自動增益控制（AGC），或者根據(jù)干端設(shè)備發(fā)來的增益控制命令進行手動增益控制。通過SPI接口實現(xiàn)AGC(MGC)控制波形圖SPI數(shù)據(jù)由clk產(chǎn)生，sclk為clk的8分頻，sen=0時將8bit數(shù)據(jù)data=00100110并串轉(zhuǎn)換成1bit數(shù)據(jù)sdata，sclk上升沿時將sdata寫入LTC6912，實現(xiàn)相應(yīng)增益值的放大。設(shè)計內(nèi)容1硬件設(shè)計2信號處理算法及FPGA程序設(shè)計3軟件設(shè)計3軟件設(shè)計網(wǎng)絡(luò)傳輸模塊設(shè)計PC機端顯控軟件設(shè)計3.1網(wǎng)絡(luò)傳輸模塊設(shè)計在100m量程時幀率為7.5Hz，量程分辨率5cm

計算得數(shù)據(jù)傳輸率應(yīng)該為60.953Mbps為了實時顯示，網(wǎng)速要高于60.953Mbps，本方案留有兩倍的余量，以120Mbps為設(shè)計基本目標3.1.1SOPC硬件重構(gòu)以Xilinx的viterx-5FPGA為核心，在PowerPC440為處理器，CoreConnectBus為總線的SOPC架構(gòu)下，移植VxWorks操作系統(tǒng)，設(shè)計高速率的千兆以太網(wǎng)傳輸系統(tǒng)SOPC片上系統(tǒng)設(shè)計結(jié)構(gòu)框圖3.1.1SOPC硬件重構(gòu)EDK工程中SOPC硬件結(jié)構(gòu)圖xps_ll_temac三態(tài)以太網(wǎng)控制器my_npi自定義IP核,負責(zé)接收波束形成數(shù)據(jù)3.1.2VxWorks代碼移植VxWorks是一種嵌入式的實時操作系統(tǒng)。嵌入式操作系統(tǒng)與通用操作系統(tǒng)最顯著的區(qū)別就是它的可移植性，操作系統(tǒng)移植就是指一個實時操作系統(tǒng)能夠在某個微處理器平臺上運行VxWorks操作系統(tǒng)移植到Xilinx公司的Vertix-5系列FPGAml507板PowerPC440上運行3.1.2VxWorks代碼移植——BSPBSP板級支持包：為VxWorks提供硬件環(huán)境的接口包含了在指定目標系統(tǒng)上運行VxWorks的硬件描述文件對于不同的目標系統(tǒng)，可以通過修改BSP中的文件，完成BSP與VxWorks在不同平臺上的移植。3.1.2VxWorks代碼移植——BSPBSP板級支持包：生成BSP時的配置DDR2_SDRAM作為RAMFLASH作為ROMRS232串口作為調(diào)試時的輸入輸出3.1.3自定義IP核設(shè)計自定義的外設(shè)將通過PLBIP接口（IPIF）模塊和PLB總線相連，提供了一個快速完成PLB和用戶邏輯相連的方式。圖中紅框，選擇使用軟件寄存器，PPC440通過寄存器控制數(shù)據(jù)的傳輸與停止等，上層發(fā)送的命令也可以通過該寄存器發(fā)送自定義IP核IPIF服務(wù)選擇3.1.3自定義IP核設(shè)計FIFO

發(fā)送TVG和幅相系數(shù)SimpleDualPortRAM

解決讀寫時鐘、位寬不一致問題MPMCNPI接口(NativePortInterface) NPI接口讓用戶在自己設(shè)計中利用MPMC特定的接口。MPMC有8個端口、相互獨立，每個端口均帶有緩存，用戶只需要把數(shù)據(jù)寫入MPMC端口。3.1.3千兆網(wǎng)絡(luò)驅(qū)動設(shè)計xps_ll_temac兼容10、100、1000Mb/s的網(wǎng)速的三態(tài)以太網(wǎng)核根據(jù)硬件修改相應(yīng)的底層驅(qū)動文件配置IP核，開啟發(fā)送接收硬件校驗、增大緩沖區(qū)TEMAC核配置3.1.3千兆網(wǎng)絡(luò)驅(qū)動設(shè)計看門狗測試網(wǎng)速：248Mbps任務(wù)管理器中網(wǎng)絡(luò)性能查看3.2PC機端顯控軟件設(shè)計控制模塊：通過網(wǎng)口向水下設(shè)備發(fā)送控制命令數(shù)據(jù)接收模塊：接收網(wǎng)口、串口數(shù)據(jù)圖像顯示模塊：對數(shù)據(jù)處理并顯示數(shù)據(jù)導(dǎo)入導(dǎo)出模塊：數(shù)據(jù)保存，回放3.2PC機端顯控軟件3.2.1控制模塊控制命令有：發(fā)射信號脈寬發(fā)射功率占空比AGC增益控制TVG增益控制探測量程及重復(fù)周期啟動信號停止信號發(fā)射參數(shù)配置3.2.1數(shù)據(jù)接收模塊RS232串口發(fā)送進來定位數(shù)據(jù)：

水深、GPS信息、姿態(tài)信息GPS定位信息網(wǎng)口發(fā)送進來聲納成像數(shù)據(jù)，乒乓緩存3.2.2圖像顯示模塊——坐標轉(zhuǎn)換圖像轉(zhuǎn)換(扇形矩形)最初算法3.2.2圖像顯示模塊——坐標轉(zhuǎn)換圖像轉(zhuǎn)換(扇形矩形)改進算法3.2.2圖像顯示模塊——偽彩色copperbonecoolhotjet原始圖像3.2.2圖像顯示模塊——圖像顯示除了顯示圖像，在圖像上還要疊加繪制輪廓和標度，為了防止閃爍，采用雙緩沖繪圖3.2.3數(shù)據(jù)導(dǎo)入導(dǎo)出模塊快