第頁共頁最新EDA實(shí)驗(yàn)報(bào)告文檔(優(yōu)質(zhì)五篇)EDA實(shí)驗(yàn)報(bào)告文檔篇一quartusii軟件使用及組合電路設(shè)計(jì)仿真實(shí)驗(yàn)?zāi)康模簩W(xué)習(xí)quartusii軟件的使用，掌握軟件工程的建立，vhdl文件的設(shè)計(jì)和波形仿真等根本內(nèi)容。實(shí)驗(yàn)內(nèi)容：1.四選一多路選擇器的設(shè)計(jì)根本功能及原理：選擇器常用于信號(hào)的切換，四選一選擇器常用于信號(hào)的切換，四選一選擇器可以用于4路信號(hào)的切換。四選一選擇器有四個(gè)輸入端a,b,c,d，兩個(gè)信號(hào)選擇端s(0)和s(1)及一個(gè)信號(hào)輸出端y。當(dāng)s輸入不同的選擇信號(hào)時(shí)，就可以使a,b,c,d中某一個(gè)相應(yīng)的輸入信號(hào)與輸出y端接通。邏輯符號(hào)如下：程序設(shè)計(jì)：軟件編譯：在編輯器中輸入并保存了以上四選一選擇器的vhdl程序后就可以對(duì)它進(jìn)展編譯了，編譯的最終目的是為了生成可以進(jìn)展仿真、定時(shí)分析^p及下載到可編程器件的相關(guān)文件。仿真分析^p：仿真結(jié)果如以下圖所示分析^p：由仿真圖可以得到以下結(jié)論：當(dāng)s=0(00)時(shí)y=a;當(dāng)s=1(01)時(shí)y=b；當(dāng)s=2(10)時(shí)y=c；當(dāng)s=3(11)時(shí)y=d。符合我們最開場(chǎng)設(shè)想的功能設(shè)計(jì)，這說明程序正確。2.七段譯碼器程序設(shè)計(jì)根本功能及原理：七段譯碼器是用來顯示數(shù)字的，7段數(shù)碼是純組合電路，通常的小規(guī)模專用ic，如74或4000系列的器件只能作十進(jìn)制bcd碼譯碼，然而數(shù)字系統(tǒng)中的數(shù)據(jù)處理和運(yùn)算都是2進(jìn)制的，所以輸出表達(dá)都是16進(jìn)制的，為了滿足16進(jìn)制數(shù)的譯碼顯示，最方便的方法就是利用vhdl譯碼程序在fpga或cpld中實(shí)現(xiàn)。本項(xiàng)實(shí)驗(yàn)很容易實(shí)現(xiàn)這一目的。輸出信號(hào)的7位分別接到數(shù)碼管的7個(gè)段，本實(shí)驗(yàn)中用的數(shù)碼管為共陽極的，接有低電平的段發(fā)亮。數(shù)碼管的圖形如下七段譯碼器的邏輯符號(hào)：程序設(shè)計(jì)：軟件編譯：在編輯器中輸入并保存了以上七段譯碼器的vhdl程序后就可以對(duì)它進(jìn)展編譯了，編譯的最終目的是為了生成可以進(jìn)展仿真、定時(shí)分析^p及下載到可編程器件的相關(guān)文件。仿真分析^p：仿真結(jié)果如以下圖所示:分析^p:由仿真的結(jié)果可以得到以下結(jié)論：當(dāng)a=0(0000)時(shí)led7=1000000此時(shí)數(shù)碼管顯示0；當(dāng)a=1(0001)時(shí)led7=1111001此時(shí)數(shù)碼管顯示1；當(dāng)a=2(0010)時(shí)led7=0100100此時(shí)數(shù)碼管顯示2；當(dāng)a=3(0011)時(shí)led7=0110000此時(shí)數(shù)碼管顯示3；當(dāng)a=4(0100)時(shí)led7=0011001此時(shí)數(shù)碼管顯示4；當(dāng)a=5(0)時(shí)led7=0010010此時(shí)數(shù)碼管顯示5；當(dāng)a=6(0110)時(shí)led7=0000010此時(shí)數(shù)碼管顯示6；當(dāng)a=7(0111)時(shí)led7=1111000此時(shí)數(shù)碼管顯示7；當(dāng)a=8(1000)時(shí)led7=0000000此時(shí)數(shù)碼管顯示8；當(dāng)a=9(1001)時(shí)led7=0010000此時(shí)數(shù)碼管顯示9；當(dāng)a=10(0)時(shí)led7=0001000此時(shí)數(shù)碼管顯示a；當(dāng)a=11(1)時(shí)led7=0000011此時(shí)數(shù)碼管顯示b；當(dāng)a=12(1100)時(shí)led7=1000110此時(shí)數(shù)碼管顯示c；當(dāng)a=13(1)時(shí)led7=0100001此時(shí)數(shù)碼管顯示d；當(dāng)a=14(1110)時(shí)led7=0000110此時(shí)數(shù)碼管顯示e；當(dāng)a=15(1111)時(shí)led7=0001110此時(shí)數(shù)碼管顯示f；這完全符合我們最開場(chǎng)的功能設(shè)計(jì)，所以可以說明vhdl程序是正確的。實(shí)驗(yàn)心得：通過這次實(shí)驗(yàn)，我根本掌握了quartusii軟件的使用，也掌握了軟件工程的建立，vhdl文件的設(shè)計(jì)和波形仿真等根本內(nèi)容。在實(shí)驗(yàn)中，我發(fā)現(xiàn)eda這門課非常有趣，從一個(gè)器件的功能設(shè)計(jì)到程序設(shè)計(jì)，再到編譯成功，最后得到仿真的結(jié)果，這其中的每一步都需要認(rèn)真分析^p，一遍又一遍的編譯，修改。當(dāng)然，中間出現(xiàn)過錯(cuò)誤，但我仍然不放棄，一點(diǎn)一點(diǎn)的修改，驗(yàn)證，最終終于出現(xiàn)了正確的仿真結(jié)果，雖然有一些毛刺，但是總的來說，不影響整體的結(jié)果。實(shí)驗(yàn)二：計(jì)數(shù)器設(shè)計(jì)與顯示實(shí)驗(yàn)?zāi)康模骸?〕熟悉利用quartusii中的原理圖輸入法設(shè)計(jì)組合電路，掌握層次化的設(shè)計(jì)方法；〔2〕學(xué)習(xí)計(jì)數(shù)器設(shè)計(jì)，多層次設(shè)計(jì)方法和總線數(shù)據(jù)輸入方式的仿真，并進(jìn)展電路板下載演示驗(yàn)證。實(shí)驗(yàn)內(nèi)容:1.完成計(jì)數(shù)器設(shè)計(jì)根本功能及原理：本實(shí)驗(yàn)要設(shè)計(jì)一個(gè)含有異步清零和計(jì)數(shù)使能的4位二進(jìn)制加減可控計(jì)數(shù)器，即有一個(gè)清零端和使能端，當(dāng)清零端為1時(shí)異步清零，即所有輸出值都為0，當(dāng)使能端為0時(shí)，計(jì)數(shù)器停頓工作，當(dāng)使能端為1時(shí)，正常工作，由時(shí)鐘控制。另外，還應(yīng)該有一個(gè)控制端，當(dāng)控制端為0時(shí)，進(jìn)展減法運(yùn)算，當(dāng)控制端為1時(shí)，進(jìn)展加法運(yùn)算。輸出端有輸出值和進(jìn)位端，當(dāng)進(jìn)展加法運(yùn)算時(shí)，輸出值遞增，當(dāng)減法運(yùn)算時(shí)，輸出值遞減，同時(shí)進(jìn)位端進(jìn)展相應(yīng)的變化。4位二進(jìn)制加減計(jì)數(shù)器的邏輯符號(hào)：程序設(shè)計(jì)：軟件編譯：在編輯器中輸入并保存了以上4位二進(jìn)制加減計(jì)數(shù)器的vhdl程序后就可以對(duì)它進(jìn)展編譯了，編譯的最終目的是為了生成可以進(jìn)展仿真、定時(shí)分析^p及下載到可編程器件的相關(guān)文件。仿真分析^p：仿真結(jié)果如下:分析^p：由仿真圖可以得到以下結(jié)論：當(dāng)enable端為0時(shí)，所有數(shù)值都為0，當(dāng)enable端為1時(shí)，計(jì)數(shù)器正常工作；當(dāng)reset端為1時(shí)，異步清零，所有輸出數(shù)值為0，當(dāng)reset端為0時(shí)，正常工作；當(dāng)updown端為0時(shí)，進(jìn)展減法運(yùn)算，當(dāng)updown為1時(shí)，進(jìn)展加法運(yùn)算；另外，當(dāng)程序進(jìn)展減法運(yùn)算時(shí)，出現(xiàn)借位時(shí)，co為1，其余為0，當(dāng)進(jìn)展加法運(yùn)算時(shí)，出現(xiàn)進(jìn)位時(shí)，co為1，其余為0。圖中所有的功能與我們?cè)O(shè)計(jì)的完全一樣，所以說明程序正確。2.50m分頻器的設(shè)計(jì)根本功能及原理：50m分頻器的作用主要是控制后面的數(shù)碼管顯示的快慢。即一個(gè)模為50m的計(jì)數(shù)器，由時(shí)鐘控制，分頻器所有的端口根本和上述4位二進(jìn)制加減計(jì)數(shù)器的端口一樣，原理也根本一樣。分頻器的進(jìn)位端〔co〕用來控制加減計(jì)數(shù)器的時(shí)鐘，將兩個(gè)器件連接起來。50m分頻器的邏輯符號(hào)如下：程序設(shè)計(jì)：軟件編譯：在編輯器中輸入并保存了以上50m分頻器的vhdl程序后就可以對(duì)它進(jìn)展編譯了，編譯的最終目的是為了生成可以進(jìn)展仿真、定時(shí)分析^p及下載到可編程器件的相關(guān)文件。仿真分析^p：結(jié)果如下：上圖為仿真圖的一局部，由于整個(gè)圖太大，所以顯示一局部即可，其余局部如圖以上圖規(guī)律一直遞增，直到50m為止，然后再重復(fù)，如此循環(huán)。上圖是局部輸出的顯示，由于整個(gè)圖太大，所以只顯示局部，其余局部如圖遞增。分析^p：由仿真圖可以看出，當(dāng)reset為0，enable為1時(shí)〔因?yàn)楸緦?shí)驗(yàn)中計(jì)數(shù)器的模值太大，為了盡可能多的觀察出圖形，可讓reset一直為0，enable一直為1，即一直正常工作〕，輸出值由0一直遞增到50m，構(gòu)成一個(gè)加法計(jì)數(shù)器，與我們?cè)O(shè)計(jì)的功能一致。3.七段譯碼器程序設(shè)計(jì)根本功能及原理：七段譯碼器是用來顯示數(shù)字的，7段數(shù)碼是純組合電路，通常的小規(guī)模專用ic，如74或4000系列的器件只能作十進(jìn)制bcd碼譯碼，然而數(shù)字系統(tǒng)中的數(shù)據(jù)處理和運(yùn)算都是2進(jìn)制的，所以輸出表達(dá)都是16進(jìn)制的，為了滿足16進(jìn)制數(shù)的譯碼顯示，最方便的方法就是利用vhdl譯碼程序在fpga或cpld中實(shí)現(xiàn)。本項(xiàng)實(shí)驗(yàn)很容易實(shí)現(xiàn)這一目的。輸出信號(hào)的7位分別接到數(shù)碼管的7個(gè)段，本實(shí)驗(yàn)中用的數(shù)碼管為共陽極的，接有低電平的段發(fā)亮。七段譯碼器的邏輯符號(hào)：程序設(shè)計(jì)：軟件編譯：在編輯器中輸入并保存了以上七段譯碼器的vhdl程序后就可以對(duì)它進(jìn)展編譯了，編譯的最終目的是為了生成可以進(jìn)展仿真、定時(shí)分析^p及下載到可編程器件的相關(guān)文件。仿真分析^p：仿真結(jié)果如以下圖所示:分析^p：詳細(xì)分析^p與實(shí)驗(yàn)一中七段譯碼器的分析^p一樣，在此不再贅述。計(jì)數(shù)器和譯碼器連接電路的頂層文件原理圖：原理圖連接好之后就可以進(jìn)展引腳的鎖定，然后將整個(gè)程序下載到已經(jīng)安裝好的電路板上，即可進(jìn)展仿真演示。實(shí)驗(yàn)心得：經(jīng)過本次試驗(yàn)，我學(xué)到了很多。首先，我加強(qiáng)了對(duì)quartusii軟件的掌握；其次，我掌握了電路圖的頂層文件原理圖的連接，學(xué)會(huì)了如何把自己設(shè)計(jì)的程序正確的轉(zhuǎn)化為器件，然后正確的連接起來，形成一個(gè)整體的功能器件；最后，我學(xué)會(huì)了如何安裝以及如何正確的把完好的程序下載到電路板上，并進(jìn)展演示驗(yàn)證。實(shí)驗(yàn)三：大作業(yè)設(shè)計(jì)〔循環(huán)彩燈控制器〕實(shí)驗(yàn)?zāi)康模壕C合應(yīng)用數(shù)字電路的各種設(shè)計(jì)方法，完成一個(gè)較為復(fù)雜的電路設(shè)計(jì)。實(shí)驗(yàn)內(nèi)容：流水燈〔循環(huán)彩燈〕的設(shè)計(jì)設(shè)計(jì)任務(wù)：設(shè)計(jì)一個(gè)循環(huán)彩燈控制器，該控制器可控制10個(gè)發(fā)光二極管循環(huán)點(diǎn)亮，間隔點(diǎn)亮或者閃爍等花型。要求至少三種以上花型，并用按鍵控制花型之間的轉(zhuǎn)換，用數(shù)碼管顯示花型的序號(hào)。根本原理：該控制器由兩局部組成，一局部是一個(gè)50m的分頻器，其主要用來控制花色變化的快慢；另一局部是一個(gè)彩燈控制器，該彩燈控制器可由兩個(gè)開關(guān)控制花型的序號(hào)，10個(gè)輸出分別控制10個(gè)發(fā)光二極管的亮暗，當(dāng)輸出為1時(shí)，該發(fā)光二極管亮，輸出為0時(shí)，該二極管滅。將分頻器的co端用來控制彩燈控制器的時(shí)鐘，將兩個(gè)器件連接起來。1.分頻器的設(shè)計(jì)50m分頻器與實(shí)驗(yàn)二中的分頻器一樣，這里不再贅述。2.彩燈控制器的設(shè)計(jì)根本原理：該彩燈控制器由時(shí)鐘控制，reset異步清零，enable當(dāng)做使能端，由兩個(gè)開關(guān)do(0-1)來控制選擇不同的花型，10個(gè)輸出端lig(0-9)來控制10個(gè)led燈的亮滅。因?yàn)橛昧藘蓚€(gè)開關(guān)來控制花型，所以一共有4種花色。彩燈控制器的邏輯符號(hào)：程序設(shè)計(jì)：3.七段譯碼器的設(shè)計(jì)七段譯碼器是用來顯示不同花型的序號(hào)的，其設(shè)計(jì)與實(shí)驗(yàn)一中的設(shè)計(jì)一樣，這里不再贅述。循環(huán)彩燈控制器的原理圖：仿真波形如下：第一種花型：第二種花型：第三種花型：第四種花型：仿真分析^p：將以上仿真波形圖和程序比照，我們可以看到，仿真出來的波形和我們?cè)O(shè)計(jì)的功能一致，這說明vhdl程序是正確的。實(shí)驗(yàn)心得：本次試驗(yàn)是在沒有教師指導(dǎo)的情況下自己完成的，我在參考了網(wǎng)上的程序的情況下，最終成功的設(shè)計(jì)并正確的演示出了循環(huán)彩燈的不同花型。通過本次試驗(yàn)，我真正的體會(huì)到了dea這門課的樂趣，也發(fā)現(xiàn)它對(duì)我們的學(xué)習(xí)和生活帶來很大的方便。EDA實(shí)驗(yàn)報(bào)告文檔篇二xx大學(xué)university《eda技術(shù)》實(shí)驗(yàn)報(bào)告學(xué)院：電子與信息工程學(xué)院專業(yè)：電子信息科學(xué)與技術(shù)姓名：xxx班級(jí)：xxx學(xué)號(hào)：xxxxxxxxx指導(dǎo)教師：xxx這是模板，僅供參考，做實(shí)驗(yàn)報(bào)告的步驟都有，大家最好自己操練下，里面只有三個(gè)實(shí)驗(yàn)的例子max+plus實(shí)驗(yàn)名稱：設(shè)計(jì)作業(yè)〔實(shí)驗(yàn)一〕四選一多路選擇器一、實(shí)驗(yàn)?zāi)康模菏煜ax+plus軟件的操作及應(yīng)用二、實(shí)驗(yàn)步驟1建立存儲(chǔ)工程的文件夾，如下：2.翻開max+plusii軟件3.建立工程4.新建文本文件并以vhd格式保存〔〕5.敲入mux21代碼使其生成四選一芯片5.1____max+pulsii/piler進(jìn)展編譯5.2____file/editsymbol即可對(duì)生成的四選一芯片進(jìn)展編輯6.建立電路圖文件并保存〔注意保存的名字不能與文本名字一致〕然后在空白處____右鍵再____entersymbol,雙擊剛剛建立的芯片即可接下來就構(gòu)建原理圖了進(jìn)展編譯后，假如要下載到開發(fā)板上的話還要選擇引腳____此處拖到芯片的引腳即可7.建立波形圖并保存____node/enternodesfrom...這樣在波形圖中就把電路圖的輸入輸出引腳全部調(diào)進(jìn)來了在里面選擇各個(gè)輸入引腳的的信號(hào)就行了經(jīng)過編譯后再仿真(____max+plus/simulator)就可得到輸出的波形了max+plus設(shè)計(jì)作業(yè)〔實(shí)驗(yàn)二〕實(shí)驗(yàn)名稱：全加器的制作一、實(shí)驗(yàn)?zāi)康模杭兪煺莆誱ax+plus軟件的操作二、實(shí)驗(yàn)步驟圖一時(shí)序仿真圖形max+plus設(shè)計(jì)作業(yè)〔實(shí)驗(yàn)三〕實(shí)驗(yàn)名稱：矩陣鍵盤的制作一、實(shí)驗(yàn)?zāi)康模菏煜ax+plus軟件的操作及應(yīng)用二、實(shí)驗(yàn)步驟文件的設(shè)計(jì)libraryieee;use;use;entityscanselectisport(clk:instd_logic;ifres='0'thencnt:=“000”;2.生成的圖形2.電路圖層的設(shè)計(jì)EDA實(shí)驗(yàn)報(bào)告文檔篇三eda實(shí)驗(yàn)報(bào)告張佳興2220231738電氣工程及其自動(dòng)化1班一、verilog語言反響硬件特性舉例cc(clk,en,cout)、input、output，這三個(gè)語句用verilog語言定義了一個(gè)邏輯器件，module后邊括號(hào)內(nèi)為端口名稱，每個(gè)端口都對(duì)應(yīng)硬件的一個(gè)引腳，引腳的輸入輸出性質(zhì)都由input、output所定義，c語言中對(duì)變量的定義，都是int等反響數(shù)據(jù)大小的數(shù)據(jù)類型，不能反映硬件特性。存放器類型，表示一個(gè)具有保持作用的數(shù)據(jù)儲(chǔ)存單元，它只能在always語句和initial語句中被賦值，并且它的值從一個(gè)賦值到另一個(gè)賦值被保存下來。這種類型就和實(shí)際芯片中的存放器作用一樣，可以將其中數(shù)據(jù)狀態(tài)保存一定時(shí)間，c語言中沒有這一類型。語句當(dāng)其檢測(cè)到適當(dāng)狀態(tài)時(shí)，執(zhí)行其中內(nèi)容。always@〔posedgeclk〕語句就說明，檢測(cè)到高電平執(zhí)行，和實(shí)際芯片引腳狀態(tài)變化引起內(nèi)部變化原理一致，c語言中沒有過程賦值這種語句，c中也沒有對(duì)上下電平、上升下降沿的判斷條件。g語言中的模塊例化，將各個(gè)模塊程序在例化程序里結(jié)合起來，在硬件層面就相當(dāng)于將各個(gè)小的模塊互相連接，構(gòu)成一個(gè)大的模塊，c語言中類似的形式是函數(shù)，一個(gè)函數(shù)可以有子函數(shù)，但是c中的函數(shù)不能反響硬件特性。二、數(shù)字頻率計(jì)設(shè)計(jì)與調(diào)試總結(jié)在進(jìn)展課程設(shè)計(jì)的過程中我遇到了以下幾點(diǎn)困難：1.在最初設(shè)計(jì)時(shí)，沒能利用硬件的思想來設(shè)計(jì)這個(gè)題目，導(dǎo)致頻率頻率計(jì)數(shù)的邏輯控制局部設(shè)計(jì)不清。在參考教師所提供的框圖后理解應(yīng)將邏輯控制局部單獨(dú)設(shè)計(jì)成一個(gè)模塊，通過en和clr來控制計(jì)數(shù)，這樣技術(shù)局部就可以將之前的實(shí)驗(yàn)內(nèi)容移植過來，非常簡(jiǎn)便。2.在設(shè)計(jì)過程中的，鎖存局部原理沒有搞懂。按照教師的框圖，從前向后分析^p，發(fā)現(xiàn)鎖存的時(shí)鐘clk是之前邏輯控制局部的lock引腳所提供，這樣就將每個(gè)周期所計(jì)得的頻率結(jié)果在同一個(gè)時(shí)序通過鎖存器向后傳輸。3.配置引腳時(shí)出錯(cuò)，將數(shù)碼管的位選引腳順序弄反，導(dǎo)致數(shù)碼管顯示錯(cuò)誤。仔細(xì)檢查，發(fā)現(xiàn)錯(cuò)誤，改正后正常運(yùn)行。4.在拓展功能一的設(shè)計(jì)中，將非常頻局部弄錯(cuò)，最后出來的結(jié)果和預(yù)期差了一些。在當(dāng)堂實(shí)驗(yàn)課中，這個(gè)錯(cuò)誤我沒能及時(shí)糾正，回來之后，我對(duì)應(yīng)程序認(rèn)真檢查，發(fā)現(xiàn)我的非常頻，被我設(shè)計(jì)成了逢9進(jìn)1，導(dǎo)致最后結(jié)果錯(cuò)誤。5.發(fā)現(xiàn)了自己很多語法問題，比方在過程賦值中對(duì)wire類型數(shù)據(jù)進(jìn)展賦值導(dǎo)致錯(cuò)誤，module定義的模塊名稱沒有和文件名稱對(duì)應(yīng)導(dǎo)致錯(cuò)誤等，最終我通過ppt及網(wǎng)絡(luò)途徑解決了這些問題。在這次實(shí)驗(yàn)中，根本功能全部實(shí)現(xiàn)，并且是我自行制作，拓展功能一，同樣是我自行完成，不過我當(dāng)時(shí)得到的結(jié)果有誤差，實(shí)驗(yàn)后我已經(jīng)發(fā)現(xiàn)了問題，改正了錯(cuò)誤。拓展功能二沒有實(shí)現(xiàn)。三、對(duì)課程的建議1.我希望教師以后的實(shí)驗(yàn)過程中可以有一個(gè)答疑環(huán)節(jié)，在實(shí)驗(yàn)前，我們可以對(duì)預(yù)習(xí)中不懂的局部進(jìn)展提問。2..希望教師能增加一些課時(shí)，或者給我們一些課外時(shí)間去到實(shí)驗(yàn)室，我們的實(shí)驗(yàn)我自我感覺相對(duì)別的實(shí)驗(yàn)來說難度還是比擬大的，我覺得假如有充足的時(shí)間，灑家可以將拓展局部做出來，為自己爭(zhēng)取更好的分?jǐn)?shù)。EDA實(shí)驗(yàn)報(bào)告文檔篇四eda課程實(shí)驗(yàn)報(bào)告移位相加8位硬件乘法器電路計(jì)ou1移位相加硬件乘法器設(shè)計(jì)一．實(shí)驗(yàn)?zāi)康?、學(xué)習(xí)移位相加8位硬件乘法器電路設(shè)計(jì)；2、學(xué)習(xí)應(yīng)用eda技術(shù)進(jìn)展工程設(shè)計(jì)的才能二．實(shí)驗(yàn)原理該乘法器是由8位加法器構(gòu)成的以時(shí)序方式設(shè)計(jì)的8位乘法器。其乘法原理是：乘法通過逐項(xiàng)移位相加原理來實(shí)現(xiàn)，從被乘數(shù)的最低位開場(chǎng)，假設(shè)為1，那么乘數(shù)左移后與上一次的和相加；假設(shè)為0，左移后以全零相加，直至被乘數(shù)的最高位。實(shí)驗(yàn)箱內(nèi)部構(gòu)造圖：三．實(shí)驗(yàn)設(shè)備1.安裝quartusii軟件的pc一臺(tái)；2.實(shí)驗(yàn)箱一個(gè)四．實(shí)驗(yàn)步驟1.輸入以下vhdl程序：2.編譯程序，并連接實(shí)驗(yàn)箱并下載3.在實(shí)驗(yàn)箱上按以下要求進(jìn)展設(shè)置：①選擇形式1②clkk控制移位相加速度，接clock0=4hz③a[7..0]、b[7..0]輸入數(shù)據(jù)顯示于此4個(gè)數(shù)碼管上④dout[15..0]接數(shù)碼管8/7/6/5，顯示16位乘積：pio31—pio16⑤接鍵8〔pio49〕：高電平清0，低電平計(jì)算允許⑥a[7..0]接鍵2/1，輸入8位乘數(shù)pio7—pio0〔形式1〕⑦b[7..0]接鍵2/1，輸入8位被乘數(shù)pio7—pio0〔形式1〕五．實(shí)驗(yàn)結(jié)果實(shí)驗(yàn)程序編譯運(yùn)行后rtl電路圖ou1〕2〔形式實(shí)驗(yàn)rtl電路a[7..0]接鍵2/1，輸入8位乘數(shù)：a2〔十六進(jìn)制〕b[7..0]接鍵4/3，輸入8位被乘數(shù)：33〔十六進(jìn)制〕可得結(jié)果dout[15..0]：2046〔十六進(jìn)制〕六：心得體會(huì)通過電子設(shè)計(jì)的數(shù)字局部eda設(shè)計(jì)，我們掌握了系統(tǒng)的數(shù)字電子設(shè)計(jì)的方法，也知道了實(shí)驗(yàn)調(diào)試適配的詳細(xì)操作方法。通過實(shí)驗(yàn)，進(jìn)一步加深了對(duì)eda的理解，讓我對(duì)它有了濃重的興趣。但是在調(diào)試程序時(shí)，遇到了不少問題，編譯下載程序時(shí)，總是有錯(cuò)誤，在細(xì)心的檢查下，終于找出了錯(cuò)誤和警告，排除困難后，程序編譯就通過了，心里終于舒了一口氣。ou3EDA實(shí)驗(yàn)報(bào)告文檔篇五e(cuò)da實(shí)驗(yàn)報(bào)告姓名：湯燦亮學(xué)號(hào)：2023118060班級(jí)：1211自動(dòng)化實(shí)驗(yàn)一quartusⅱ的設(shè)計(jì)流程一、實(shí)驗(yàn)?zāi)康模?、掌握quartusⅱ安裝過程；2、熟悉quartusⅱ設(shè)計(jì)環(huán)境；3、掌握quartusⅱ的設(shè)計(jì)過程。二、實(shí)驗(yàn)內(nèi)容：用文本輸入法設(shè)計(jì)一個(gè)二進(jìn)制加法器。三、實(shí)驗(yàn)步驟：〔一〕、創(chuàng)立工作文件夾在windows中新建一個(gè)文件夾〔又稱工作庫(kù)或worklibrary〕，用于保存設(shè)計(jì)工程工程的有關(guān)文件。注：設(shè)計(jì)工程工程的所有有關(guān)文件不能保存在根目錄下，必須保存在一個(gè)文件夾之下。例如建立的文件夾：e：cnt10〔二〕、啟動(dòng)quartusii____quartusⅱ9.0圖標(biāo)翻開quartusⅱ9.0設(shè)計(jì)窗口。或____quartusⅱ9.0圖標(biāo)翻開quartusⅱ9.0設(shè)計(jì)窗口〔三〕、設(shè)計(jì)文件輸入1、翻開輸入文件編輯器____菜單filenew?選擇veriloghdlfile建立一個(gè)文本設(shè)計(jì)文件。用文本輸入法輸入程序。2、保存文件，文件名同程序的模塊名。后綴.v〔四〕、全編譯〔邏輯綜合〕1、創(chuàng)立工程____菜單filenewprojectwizard…….進(jìn)展工程設(shè)置。完成工程文件夾的選定、工程名、頂層設(shè)計(jì)文件名〔主程序〕、編程器件的選擇等工程設(shè)置。2、編譯前的相關(guān)設(shè)置設(shè)置⑴選擇pld芯片：assig____e____tssettingsdevice彈出的窗口中選擇選擇芯片。⑵選擇配置芯片的工作方式assig____e____tssettingsdevicedevice-pinoptions彈出的窗口中首選general項(xiàng)，在options欄中選擇auto-restart-configurationaftererror.⑶選擇配置芯片和編程方式：assig____e____tssettingsdevicedevice-pinoptions彈出的窗口中選擇configuration欄，在窗口中設(shè)置配置方式，配置芯片和是否需要生成壓縮的配置文件。⑷選擇輸出設(shè)置：〔1〕-〔4〕項(xiàng)默認(rèn)方式，可以不做任何操作，⑸選擇目的器件閑置引腳的狀態(tài)：assig____e____tssettingsdevicedevice-pinoptions彈出的窗口中選擇unusedpins欄,在窗口中對(duì)閑置的引腳設(shè)置，推薦設(shè)置為asinputtri-stated。3、執(zhí)行全程編譯：processingstartpilation。完成對(duì)設(shè)計(jì)工程的檢錯(cuò)、邏輯綜合、構(gòu)造綜合、配置文件生成以及時(shí)序分析^p?！参濉场⒐δ芊抡妗不驎r(shí)序仿真〕建議先做功能仿真，以檢驗(yàn)設(shè)計(jì)工程的邏輯真確性，這樣可以進(jìn)步設(shè)計(jì)效率。1、功能仿真設(shè)置：assig____e____tssettings彈出的窗口中選擇simulatorsettings。在右邊simulationmode中選擇functional.2、processinggeneratefunctionalsimulationlist,生成功能仿真所需的文件。3、建立波形文件并進(jìn)展功能仿真⑴filenew，在窗口中選擇vectorwaveformfile翻開向量波形文件編輯器。⑵設(shè)置仿真時(shí)間區(qū)域：可默認(rèn)。一般幾十微妙。時(shí)間區(qū)域過長(zhǎng)，使仿真時(shí)間變長(zhǎng)，影響仿真效率。⑶在向量波形文件編輯器中添加工程的相關(guān)引腳。原那么上是所有引腳，但有的工程引腳很多，可以只添加必要的一些引腳。雙擊向量波形文件編輯器name欄的空白區(qū)域后，會(huì)彈出一個(gè)“insertnodeorbus”對(duì)話框，在彈出的對(duì)話框中選擇“nodefinder?”按鈕，那么彈出“nodefinder?”對(duì)話框，選擇filter：pins：all，然后____list，nodesfound欄將列出所有輸入、輸出端口。選擇要觀察的信號(hào)，____“》”命令按鈕參加到觀察目的窗口中。選擇ok，那么在波形圖中參加了待觀察信號(hào)的圖形?；蛘邎?zhí)行viewutilitywindowsnodefinder命令翻開nodefinder窗口,在彈出的窗口中將所需引腳拖入波形編輯器中。⑷編輯輸入波形：對(duì)所有的輸入引腳設(shè)置適宜的波形。⑸啟動(dòng)仿真器：processingstartsimulation.⑹觀察分析^p仿真結(jié)果。仿真結(jié)果保存于文件“simulationreport”,此文件在仿真完成后會(huì)自動(dòng)彈出。假設(shè)仿真結(jié)果有出入，重新修改程序，直到仿真結(jié)果沒有問題?！擦?、下載驗(yàn)證：1、芯片選擇acex1kep1k30qc208-2;2、引腳鎖定：3、全編譯；4、下載線連接：將25針連下一端連接電腦lpt1口，一端連接到編程模塊的db25接口，再用十針連線一頭插入通用編程模塊jtga下載接口處，另一頭連接到目的芯片的下載接口。5、翻開實(shí)驗(yàn)箱電，將形式選擇開關(guān)ctrl的〔2〕〔4〕〔8〕撥至on，使按鍵kd1,kd2，led1,led2,led3,led4,led5等有效。6、下載：toolsprogrammer,完成下載。7、撥動(dòng)開關(guān)按鍵kd1,kd2驗(yàn)證電路。四、實(shí)驗(yàn)程序及仿真結(jié)果〔一〕、實(shí)驗(yàn)程序：時(shí)序仿真結(jié)果：波形文件及仿真：五、實(shí)驗(yàn)箱現(xiàn)象描繪注：在程序正確，正確操作實(shí)驗(yàn)箱并成功下載并正常運(yùn)行程序的前提下，現(xiàn)象為：實(shí)驗(yàn)箱上一排設(shè)定的led燈，分別為4個(gè)表示四位二進(jìn)制碼，一個(gè)表示使能信號(hào)en，一個(gè)表示復(fù)位信號(hào)rst，一個(gè)表示置數(shù)信號(hào)，一個(gè)進(jìn)位位cout,高電平時(shí)表示進(jìn)位，四個(gè)用于置數(shù)的燈。en信號(hào)高電平有效，低電平起保持作用，rst低電平有效，起復(fù)位作用，load信號(hào)低電平有效，起置數(shù)作用。啟動(dòng)實(shí)驗(yàn)箱，讓en燈亮〔高電平〕，rst燈亮〔高電平〕，load燈亮(高電平)，此時(shí)表示四位二進(jìn)制碼的led燈分別從0到9計(jì)數(shù)〔約為1s記一個(gè)數(shù)〕，到10的時(shí)候，顯示數(shù)的四個(gè)led燈表示成0〔全滅〕，進(jìn)位位燈〔cout〕閃動(dòng)一次〔表示進(jìn)一位〕，如此反復(fù)。使en燈熄滅〔低電平〕，顯示數(shù)的燈停頓變動(dòng)，保持在它當(dāng)前所表示的數(shù)值?；謴?fù)en燈亮，繼續(xù)計(jì)數(shù)。使rst燈熄滅〔低電平〕，顯示數(shù)的燈立即變?yōu)槿珳纭脖硎緩?fù)位為0〕。設(shè)置任意值，使load燈熄滅〔低電平〕，顯示燈變成設(shè)置的數(shù)值，然后正常計(jì)數(shù)。六、心得體會(huì)在這次實(shí)驗(yàn)中，quartusii軟件是英文版的，一下根本功能在第一次中還是不夠熟悉，通過問教師同學(xué)，漸漸的理解到quartusⅱ軟件的根本使用方法，以及從編寫程序到下載到實(shí)驗(yàn)箱驗(yàn)證運(yùn)行的根本流程，實(shí)驗(yàn)二用原理圖輸入法設(shè)計(jì)2位頻率計(jì)一、實(shí)驗(yàn)?zāi)康模?．熟悉和掌握用quartusⅱ的原理圖輸入方法設(shè)計(jì)簡(jiǎn)單數(shù)字系統(tǒng)的方法，并通過一個(gè)2位頻率計(jì)的設(shè)計(jì)掌握用eda軟件進(jìn)展數(shù)字系統(tǒng)設(shè)計(jì)的詳細(xì)流程。2.掌握用eda技術(shù)的層次化設(shè)計(jì)方法；3.掌握多個(gè)數(shù)碼管動(dòng)態(tài)顯示的原理與方法二、實(shí)驗(yàn)內(nèi)容用原理圖輸入法設(shè)計(jì)一個(gè)2位頻率計(jì)三、實(shí)驗(yàn)步驟1.在頂層文件設(shè)計(jì)窗口中設(shè)計(jì)頻率計(jì)，頻率計(jì)的設(shè)計(jì)分成幾局部設(shè)計(jì)，分別是一個(gè)2位十進(jìn)制計(jì)數(shù)器，一個(gè)時(shí)序控制電路，一個(gè)顯示電路模塊。2.先設(shè)計(jì)2位十進(jìn)制計(jì)數(shù)器，如圖顯示為設(shè)計(jì)好的2位十進(jìn)制計(jì)數(shù)器。步驟：〔1〕、____file—new，彈出如下圖窗口，____designfile中blockdiagram/schematicfile，再____ok即可?！?〕、在彈出的bdf文件設(shè)計(jì)窗口中設(shè)計(jì)所需的設(shè)計(jì)，設(shè)計(jì)完成后，____編譯按鈕，編譯無誤后，再進(jìn)展時(shí)序仿真。結(jié)果如圖：〔3〕、即可____file—created/update—createsymbolfilesforcurrentfile.生成元件符號(hào)，供高層次設(shè)計(jì)調(diào)用。注意：需要獨(dú)立建立工程，2位十進(jìn)制計(jì)數(shù)器的工程名和bdf文件名都為counter8。3、設(shè)計(jì)時(shí)序控制電路，設(shè)計(jì)步驟與設(shè)計(jì)2位類似，設(shè)計(jì)完成后，一樣需要設(shè)計(jì)文件符號(hào)供高層次設(shè)計(jì)調(diào)用，如圖為設(shè)計(jì)好的時(shí)序控制電路。4.在頂層設(shè)計(jì)窗口中設(shè)計(jì)頂層設(shè)計(jì)，最終的設(shè)計(jì)如圖進(jìn)展時(shí)序仿真無誤后進(jìn)展波形仿真，結(jié)果如圖：可以從波形仿真中看出，當(dāng)輸入的待測(cè)信號(hào)的周期為410ns的時(shí)候，所測(cè)的的頻率的最后兩位為39。四、試驗(yàn)箱驗(yàn)證及現(xiàn)象描繪引腳正確設(shè)定并正確下載到試驗(yàn)箱后，調(diào)節(jié)待測(cè)信號(hào)頻率，當(dāng)輸入為4hz時(shí)，數(shù)碼管上顯示04，當(dāng)輸入為8hz,數(shù)碼管上顯示08，當(dāng)輸入為16hz時(shí)，數(shù)碼管上顯示為16，當(dāng)輸入為128hz時(shí)，數(shù)碼管上顯示為28。五、心得體會(huì)這次實(shí)驗(yàn)中，按照書上面的接線圖，完成根本的接線，然后在電腦上面設(shè)計(jì)原理圖，進(jìn)展實(shí)驗(yàn)的測(cè)試，掌握用eda技術(shù)的層次化設(shè)計(jì)方法，在實(shí)驗(yàn)中也出現(xiàn)過點(diǎn)失誤，軟件運(yùn)行出錯(cuò)，經(jīng)過檢查，發(fā)現(xiàn)軟件沒有破解，在實(shí)驗(yàn)中還是要注意小細(xì)節(jié)。實(shí)驗(yàn)三簡(jiǎn)易正弦波信號(hào)發(fā)生器設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康模海?、進(jìn)一步熟悉quartusii設(shè)計(jì)流程；２、熟悉lmp_rom與ｆｐｇａ硬件資的使用方法。３、熟悉signaltapii嵌入式邏輯分析^p儀的使用方法。二、實(shí)驗(yàn)內(nèi)容用原理圖設(shè)計(jì)一個(gè)簡(jiǎn)易的正弦波信號(hào)發(fā)生器。三、實(shí)驗(yàn)步驟1.建立一個(gè)工程，取名為sin_gnt。文件，用直接編輯法。____file—new—memoryfile—memoryinitializationfile,____ok，選number為128位，wordsize為8位，____ok,填寫表格，結(jié)果如圖3.以原理圖方式對(duì)lpm_rom進(jìn)展設(shè)置和調(diào)用，在工程原理圖編輯窗中雙擊，出現(xiàn)symbol框圖中____megawizardplug-