數(shù)字電子技術(shù)根底-數(shù)字電子技術(shù)根底-1-數(shù)字電路使用手冊(cè)信號(hào)源：

面板上有六個(gè)頻率輸出點(diǎn)，分別為1MHz、100KHz、VCC-S 10KHz、1KHz、10Hz、1HZPK0GPK0GGGGGGGGGGGGRRRRRRRRRRRRL11L10L9L8L7L6L5L4L3L2L1L0指示燈：L0—L11輸出指示，當(dāng)輸出為高電尋常紅燈亮，當(dāng)輸出為低電尋常綠 燈亮。數(shù)碼管：D5D4D3D2D1D5D4D3D2D1D0共陰極，對(duì)應(yīng)的公共端為L(zhǎng)EDx，將LEDxC5C4C3C2C1C0接地對(duì)應(yīng)的數(shù)碼管點(diǎn)亮，用Dx、Cx、Bx、B5B4B3B2B1B0

A5DP5A4DP4A3DP3A2A5DP5A4DP4A3DP3A2DP2A1DP1A0DP0Ax0——F”的顯示單脈沖：板上有單脈沖輸出端分別為P+、P-,當(dāng)按下相應(yīng)按鍵時(shí)P+由低變高，P-由高變低。(見(jiàn)第1圖左右兩側(cè))電源：除+5v電源外，在箱子的正上方有兩個(gè)可調(diào)電源輸出端口。分別在+5~+15-5~-15內(nèi)可調(diào)。開(kāi)關(guān)：在箱子的右下方有k0—k11十二個(gè)撥動(dòng)開(kāi)關(guān)。撥下輸出低電平，撥上輸出高電平。(ELL-3數(shù)字規(guī)律試驗(yàn)箱面板圖見(jiàn)下頁(yè))

LED5 LED4 LED3 LED2 LED1 LED0Y+Y+5V~+15VU2G-5V~-15V...... K11 K10K1 K0......K11 K10K1 K0......0 0 0 0

9 D0 8 N 6

1 0 1 D 1 KN 9D CEL D ELD CDEL5 D CEL

BA 0 DELDDP1A 1 DELDDPDP2A 2 DELDP3 A P D E

K GPPP0 11 12 11413 C 21 I4 D 1D1 NDG

G1 8 K14 7 1 K5 6K6 5K7 4 K10ELEL9L 1L 11L1L1L 41L 51L 1LL 5L 6L 71 8LV1+~V5+1

D C D C 876543I 214321IV1-~V5-

A DA D980111213141

LELELSCCV765432I1

NGPCVOI/ lxbKM3V D NE+ G LNE

3 21 14 11 15 016 917 88 79 60 521 C 42I2 323 2D2D4 N 12 G5 41 16 31 17 11 18 21 19 1 2 1 8222 73

8 C 31 I9 210 121 01 12 913 814 711 61 57 418 C 31 I9 210 129 80 711 612 2 4 31 825C251 I6 119 0

KKC KCVKKK1K11KCV3 21 14 11 15 016 917 88 79 60 51 4C2 2C2 I 323 22D4 1D2 N9 8 0 11 12 13 C 21 I4 19 8 0 11 12 13 C 21 I

9 8 0 11 12 13 C 1 I4 19 8 0 11 12 13 C 1 I

9 8 0 11 12 13 C 21 I4 19 8 0 11 12 13 C 21 I

24 2C5 1 4C2 I6 327D 272NG21 8 12V5 41 16 31 17 11 18 21 19 1 0 D 1 8N 2G22 7

11 11 1 4 C1 CI5 I16 19 0 11 11 1 4 C1 6CI5 I16

G1 02 22 92 13 82 14 72 15 62 16 52 17 42 18 19 10 23 11 03 12 93 84 735 C 64 1 4 1 4 11 1 1K K1 1

2 4 25 1 42 CI6 32D7 N 2D2 G8 12

1 3 I6 535 4 7 436 3 8 339N7 2 D 29N3 G8 C 1 0 1I 4數(shù)字電子技術(shù)根底-數(shù)字電子技術(shù)根底-3-一、試驗(yàn)?zāi)康陌盐誘TL、CMOS集成電路輸入電路與輸出電路的性質(zhì)。把握集成規(guī)律電路相互連接時(shí)應(yīng)遵守的規(guī)章和實(shí)際連接方法。二、試驗(yàn)原理TTL電路輸入輸出電路性質(zhì)當(dāng)輸入端為高電尋常，輸入電流是反向二極管的漏電流，電流微小。其方向是從外部流入輸入端。當(dāng)輸入端處于低電尋常，電流由電源Vcc經(jīng)內(nèi)部電路流出輸入端，電流較大，當(dāng)與上一級(jí)電路連接時(shí)，將打算上級(jí)電路應(yīng)具有的負(fù)載力氣。高電平輸出電壓在負(fù)載不大時(shí)為3.5V左右。低電平輸出時(shí)，允許后級(jí)電路灌入電流，隨著灌入電流的增加，輸出低電平將上升，一級(jí)LS系列TTL電路允許灌入8mA電流，即可吸取后級(jí)20個(gè)LS系列標(biāo)準(zhǔn)門(mén)的灌入電流。最大允許低電平輸出電壓為0.4V。CMOS電路輸入輸出電路性質(zhì)一般C115p3.5V以上，輸入低電平通常為1.5V以下。因CMOS電路的輸出構(gòu)造具有對(duì)稱(chēng)性，故對(duì)凹凸電平具有一樣的輸出力氣，負(fù)載力氣較小，僅可驅(qū)動(dòng)少量的CMOS電路。當(dāng)輸出端負(fù)載很輕時(shí)，輸出高電平將格外接近電源電壓；輸出低電尋常將格外接近地電位。在高速CMOS電路54／74HC系列中的一個(gè)子系列54／74HCT，其輸入電平與TTL電路完全一樣，因此在相互取代時(shí)，不需考慮電平的匹配問(wèn)題。集成規(guī)律電路的連接在實(shí)際的數(shù)字電路系統(tǒng)中總是將確定數(shù)量的集成規(guī)律電路按需要前后連接起來(lái)。這時(shí)，前級(jí)電路的輸出將與后級(jí)電路的輸入相連并驅(qū)動(dòng)后級(jí)電路工作。這就存在著電平的協(xié)作和負(fù)載力氣這兩個(gè)需要妥當(dāng)解決的向題。可用以下幾個(gè)表達(dá)式來(lái)說(shuō)明連接時(shí)所要滿(mǎn)足的條件VOH(前級(jí))＞ViH(后級(jí))VOL(前級(jí))＜ViL(后級(jí))IOH(前級(jí))＞n×IiH(后級(jí))IOL(前級(jí))＞n×IiL(后級(jí))n為后級(jí)門(mén)的數(shù)目TTL與TTL的連接TTL集成規(guī)律電路的全部系別，由于電路構(gòu)造形式一樣，電平協(xié)作比較便利，不需要外接元件可直接連接，主要的限制是受低電尋常負(fù)載力氣的限制。表1—1列出了74系列TTL電路的扇出系數(shù)。74LS0074ALS0074LS0074ALS00740074L0074S0074LS002040540574ALS00204054057400408010401074L001020220174S00501001210012TTL驅(qū)動(dòng)CMOS電路TTL電路驅(qū)動(dòng)CMOS電路時(shí)，由于CMOS電路的輸入阻抗高，故此驅(qū)動(dòng)電流一般不會(huì)受到TTL電路在滿(mǎn)載時(shí)，輸出高電平通常低于CMOS電路對(duì)輸入高電平的要求，因此為保證TTL輸出高電尋常，后級(jí)的CMOS電路能牢靠工作，通常要外接一個(gè)提拉電阻R，如圖1—1所示，使輸出高電平到達(dá)3.5V以上，R的取值為2一6.2K較適宜，這時(shí)TTL后級(jí)的CMOS電路的數(shù)目實(shí)際上是沒(méi)有什么限制的。1—1TTLCMOSCMOS驅(qū)動(dòng)TTL電路CMOS的輸出電平能滿(mǎn)足TTL對(duì)輸入電平的要求，而驅(qū)動(dòng)電流將受限制，主要是低電尋常的負(fù)載力氣。表1—2列出了一般CMOS電路驅(qū)動(dòng)TTL電路時(shí)的扇出系數(shù)，從表中可見(jiàn)，除了74HC系列外的其它CMOS電路驅(qū)動(dòng)TTL的力氣都較低。LS-TTLL-TTLTTLLS-TTLL-TTLTTLASL-TTLCD4001B系列1202MC14001B系列1202MM74HC及74HC系列1020220既要使用此系列又要提高其驅(qū)動(dòng)力氣時(shí)，可承受以下兩種方法承受CMOSCD4049，CD4050是專(zhuān)為給出較大驅(qū)動(dòng)力氣而設(shè)計(jì)的COMS電路。幾個(gè)同功能的CMOS(TTL電路是不允許并聯(lián)的)。〔4〕CMOS與CMOS的連接CMOSCMOS電路可帶動(dòng)的CM0S電路數(shù)量是不受限制，但在實(shí)際使用時(shí)，應(yīng)當(dāng)考慮后級(jí)門(mén)輸入電容對(duì)前級(jí)門(mén)的傳輸速度的影響，電容太大時(shí)，傳輸速度要下降，因此在高速使用時(shí)要從負(fù)載電容來(lái)考慮，例如CD4000T系列。CMOS電路在10MHz以上速度運(yùn)用時(shí)應(yīng)限制在20個(gè)門(mén)以下。三、試驗(yàn)設(shè)備與器件1．+5V直流電源2．規(guī)律電平開(kāi)關(guān)3.0—1指示器 4．直流數(shù)字電壓表直流毫安表6．規(guī)律指示燈LED7．74LS00×2CD400174HC008．電阻：100Ω470Ω3KΩ9．電位器：47K10K4.7K(b)1—274LS00CD4001四、試驗(yàn)內(nèi)容測(cè)試TTL電路74LS00及CMOS電路CD4001的輸出特性測(cè)試電路如圖1—3所示，圖中以與非門(mén)74LS00為例畫(huà)出了高、低電平兩種輸出狀態(tài)下輸出特性的測(cè)量方法。轉(zhuǎn)變電位器Rw的阻值，從而獲得輸出伏安特性曲線(xiàn)，R為限流電阻。高電平輸出 低電平輸出圖1—3與非門(mén)電路輸出特性測(cè)試電路測(cè)試TTL電路74LS00的輸出特性在試驗(yàn)箱的適宜位置選取一個(gè)14P插座。插入74LSOO，R取為100Ω，高電平輸出時(shí)，Rw取47KΩ，低電平輸出時(shí)，Rw取10KΩ，高電平測(cè)試時(shí)應(yīng)測(cè)量空載到最小允許高電平(2，7V)之間的一系列點(diǎn)；低電平測(cè)試時(shí)應(yīng)測(cè)量空載到最大允許低電平(O.4V)之間的一系列點(diǎn)。測(cè)試CMOS電路CD4001的輸出特性測(cè)試時(shí)R取為470Ω，Rw取4.7kΩ高電平測(cè)試時(shí)應(yīng)測(cè)量從空載到輸出電平降到4.6V為止的一系列點(diǎn)；低電平測(cè)試時(shí)應(yīng)測(cè)量從空載到輸出電平升到O.4V為止的一系列點(diǎn)。TTL電路驅(qū)動(dòng)CMOS電路用74LS00的一個(gè)門(mén)來(lái)驅(qū)動(dòng)CD4001的四個(gè)門(mén)，試驗(yàn)電路如圖5-1，R取3KΩ。測(cè)量連接3K與不連接3K電阻時(shí)的規(guī)律功能及74LS00上的規(guī)律指示燈進(jìn)展測(cè)試，其輸入口1NPUT通過(guò)一根導(dǎo)線(xiàn)接至所需的測(cè)試點(diǎn))。CM0S電路驅(qū)動(dòng)TTL電路，電路如圖1—4所示，被驅(qū)動(dòng)的電路用74LS00的八個(gè)門(mén)并聯(lián)。電路的輸入端接規(guī)律開(kāi)關(guān)輸出插口，八個(gè)輸出分別接規(guī)律電平顯示的輸入插口。先用CD4001的一個(gè)門(mén)來(lái)驅(qū)動(dòng)，觀測(cè)CD4001的輸出電平和74LS00的輸出規(guī)律功能。圖1—4 CMOS驅(qū)動(dòng)TTL電路然后將CD4001出并聯(lián))，分別觀看CMOS的輸出電平及74LS00的規(guī)律功能。最終用1／474HC00代替1／4CD4001，測(cè)試其輸出電平及系統(tǒng)的規(guī)律功能。五、預(yù)習(xí)要求自擬各試驗(yàn)記錄用的數(shù)據(jù)表格，及規(guī)律電平記錄表格。生疏所用集成電路的引腳功能。六、試驗(yàn)報(bào)告整理試驗(yàn)數(shù)據(jù)，作出輸出伏安特性曲線(xiàn)，并加以分析。通過(guò)本次試驗(yàn)，你對(duì)不同集成門(mén)電路的連接得出什么結(jié)論?試驗(yàn)二組合規(guī)律電路的設(shè)計(jì)與測(cè)試一、試驗(yàn)?zāi)康陌盐战M合規(guī)律電路的設(shè)計(jì)與測(cè)試方法二、試驗(yàn)原理1．使用中、小規(guī)模集成電路來(lái)設(shè)計(jì)組合電路是最常見(jiàn)的規(guī)律電路。設(shè)計(jì)組合電路的一般步驟是依據(jù)設(shè)計(jì)任務(wù)的要求，列出真值表。用卡諾圖或代數(shù)化簡(jiǎn)法求出最簡(jiǎn)的規(guī)律表達(dá)式。依據(jù)規(guī)律表達(dá)式，畫(huà)出規(guī)律圖，用標(biāo)準(zhǔn)器件構(gòu)成電路。(4)最終，用試驗(yàn)來(lái)驗(yàn)證設(shè)計(jì)的正確性。2．組合規(guī)律電路設(shè)計(jì)舉例用“與非”門(mén)設(shè)計(jì)一個(gè)表決電路。當(dāng)四個(gè)輸入端中有三個(gè)或四個(gè)為“l(fā)”時(shí)，輸出端才為“l(fā)”設(shè)計(jì)步驟：依據(jù)題意列出真值表如表2—1所示，再填入卡諾圖表2—2中。數(shù)字電子技術(shù)根底-數(shù)字電子技術(shù)根底-8-表2—1D0000000011111111A0000111100001111B0011001100110011C0101010101010101Z0000000100010111表2—2由卡諾圖得出規(guī)律表達(dá)式，并演化成“與非”的形式最終畫(huà)出用“與非門(mén)”構(gòu)成的規(guī)律電路如圖2—1所示。三、試驗(yàn)設(shè)備與器件由卡諾圖得出規(guī)律表達(dá)式，并演化成“與非”的形式1．+5V直流電源2.規(guī)律電平開(kāi)關(guān)3．0—1指示器 4．直流數(shù)字電壓表5．繼電器 6．蜂鳴器7．CD4011(或74LS00) CD4013(或74LS20)四、試驗(yàn)內(nèi)容設(shè)計(jì)一個(gè)三人無(wú)棄權(quán)表決電路(多數(shù)贊成則提案通過(guò))本設(shè)計(jì)要求承受四2輸入與非門(mén)實(shí)現(xiàn)。要求按本文所述的設(shè)計(jì)步驟進(jìn)展，直到測(cè)試電路規(guī)律功能符合設(shè)計(jì)要求為止。圖2—l 表決電路規(guī)律圖數(shù)字電子技術(shù)根底-數(shù)字電子技術(shù)根底-10-A、B、C、D的輸入端和一個(gè)開(kāi)箱鑰匙孔信號(hào)E1001(E＝1)，假設(shè)輸入代碼符合該鎖設(shè)定的代碼，保險(xiǎn)箱被翻開(kāi)(Z1＝1)，假設(shè)不符，電路將發(fā)出報(bào)警信號(hào)(Z2＝1)。要求使用最少的與非門(mén)來(lái)實(shí)現(xiàn)，檢測(cè)并記錄試驗(yàn)結(jié)果。[提示：試驗(yàn)時(shí)鎖被翻開(kāi)，用試驗(yàn)箱上的繼電器吸合與LED發(fā)光二極管點(diǎn)亮表示；在未按規(guī)定按下開(kāi)關(guān)鍵時(shí)，防盜蜂鳴器響]。、等于、小于其次個(gè)數(shù)，使相應(yīng)的三個(gè)輸出端中的一個(gè)輸出為“1”。五、試驗(yàn)預(yù)習(xí)要求依據(jù)試驗(yàn)任務(wù)要求設(shè)計(jì)組合電路，并依據(jù)所給的標(biāo)準(zhǔn)器件畫(huà)出規(guī)律圖。六、試驗(yàn)報(bào)告列寫(xiě)試驗(yàn)任務(wù)的設(shè)計(jì)過(guò)程，畫(huà)出設(shè)計(jì)的電路圖。對(duì)所設(shè)計(jì)的電路進(jìn)展試驗(yàn)測(cè)試，記錄測(cè)試結(jié)果。組合電路設(shè)計(jì)體會(huì)。試驗(yàn)三計(jì)數(shù)器及其應(yīng)用一、試驗(yàn)?zāi)康膶W(xué)習(xí)用集成觸發(fā)器構(gòu)成計(jì)數(shù)器的方法把握中規(guī)模集成計(jì)數(shù)器的使用方法及功能測(cè)試方法運(yùn)用集成計(jì)數(shù)器構(gòu)成1／N分頻器二、試驗(yàn)原理計(jì)數(shù)器是一個(gè)用以實(shí)現(xiàn)計(jì)數(shù)功能的時(shí)序部件，它不僅可用來(lái)計(jì)脈沖數(shù)，還常用作數(shù)字系統(tǒng)的定時(shí)、分頻和執(zhí)行數(shù)字運(yùn)算以及其它特定的規(guī)律功能。計(jì)數(shù)器種類(lèi)很多。按構(gòu)成計(jì)數(shù)器中的各觸發(fā)器是否使用一個(gè)時(shí)鐘脈沖源來(lái)分，有同步計(jì)數(shù)器和異步計(jì)數(shù)器。根據(jù)計(jì)數(shù)器的不同，分為二進(jìn)制計(jì)數(shù)器，十進(jìn)制計(jì)數(shù)器和任意進(jìn)制計(jì)數(shù)器。依據(jù)計(jì)數(shù)的增減趨勢(shì)，又分為加法、減法和可逆計(jì)數(shù)器。還有可預(yù)置數(shù)和可編程序功能計(jì)數(shù)器等等。目前，無(wú)論是TTL還是CMOS集成電路，都有品種較齊全的中規(guī)模集成計(jì)數(shù)電路。使用者只要借助于器件手冊(cè)供給的功能表和工作波形圖以及引出端的排列，就能正確地運(yùn)用這些器件。用D觸發(fā)器構(gòu)成異步二進(jìn)制加、減計(jì)數(shù)器圖3—1是用四只DD觸發(fā)器接成T’觸發(fā)器，再由低位觸發(fā)器的Q端和高一位的CP端相連接。3—1假設(shè)將圖3—1稍加改動(dòng)，馬上低位觸發(fā)器的Q端與高一位的CP端相連接，即構(gòu)成了一個(gè)四位二進(jìn)制減法計(jì)數(shù)器。中規(guī)模十進(jìn)制計(jì)數(shù)器74LS192是同步十進(jìn)制可逆計(jì)數(shù)器，具有雙時(shí)鐘輸入，并具有去除和置數(shù)等功能，其引腳排列及規(guī)律符號(hào)如圖3—2所示。圖3—2 74LS192引腳排列及規(guī)律符號(hào)LD—置數(shù)端；CPu——加計(jì)數(shù)端；CPd—減計(jì)數(shù)端C0—非同步進(jìn)位輸出端；B0—非同步借位輸出端；D0、D1、D2、D3——計(jì)數(shù)器輸入端；Q0、Q1、Q2、Q3——數(shù)據(jù)輸出端；CR——去除端。74LS192(CD40192，二者可互換使用)的功能如表3—1所示，說(shuō)明如下：當(dāng)去除端CR為高電平“1”時(shí)，計(jì)數(shù)器直接清零；CR置低電平則執(zhí)行其它功能。當(dāng)CR為低電平，置數(shù)端LD為低電尋常，數(shù)據(jù)直接從置數(shù)端D0、D1、D2、D3置入計(jì)數(shù)器。當(dāng)CRLD為高電尋常，執(zhí)行計(jì)數(shù)功能。執(zhí)行加計(jì)數(shù)時(shí)，減計(jì)數(shù)端CPd接高電平，計(jì)數(shù)脈沖由CPu輸入；在計(jì)數(shù)脈沖上升沿進(jìn)展8421碼的十進(jìn)制加法計(jì)數(shù)。執(zhí)行減計(jì)數(shù)時(shí)，加計(jì)數(shù)端CPu接高電平，計(jì)數(shù)脈沖由減計(jì)數(shù)端CPd輸入，表3—2為8421碼十進(jìn)制加、減計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換表。輸入輸輸入輸出CRLDCPUCPDD3D2D1D0Q3Q2Q1Q01XXXXXXX000000XXdcbAdcbA01↑1XXXX加計(jì)數(shù)011↑XXXX減計(jì)數(shù)計(jì)數(shù)器的級(jí)聯(lián)使用一個(gè)十進(jìn)制計(jì)數(shù)器只能表示0一9十個(gè)數(shù)，為了擴(kuò)大計(jì)數(shù)器范圍，常用加法計(jì)數(shù)進(jìn)位輸入脈沖數(shù)0123進(jìn)位輸入脈沖數(shù)0123456789輸出Q30000000011Q20000111100Q10011001100Q00101010101借位減計(jì)數(shù)多個(gè)十進(jìn)制計(jì)數(shù)器級(jí)聯(lián)使用。同步計(jì)數(shù)器往往設(shè)有進(jìn)位(或借位)輸出端，故可選用其進(jìn)位(或借位)輸出信號(hào)驅(qū)動(dòng)下一級(jí)計(jì)數(shù)器。圖3—3(a)是由74LS192利用進(jìn)位輸出CO制高一位的CPu端構(gòu)成的加計(jì)數(shù)級(jí)聯(lián)圖。圖(b)是由CD40160利用進(jìn)位輸出QCC把握高一位的狀態(tài)把握端Sl、S2的級(jí)聯(lián)圖。圖(c)和(d)是由CD4510利用行波進(jìn)位法和用C0把握Ci的級(jí)聯(lián)圖。實(shí)現(xiàn)任意進(jìn)制計(jì)數(shù)用復(fù)位法獲得任意進(jìn)制計(jì)數(shù)器假定已有N進(jìn)制計(jì)數(shù)器，而需要得到一個(gè)M進(jìn)制計(jì)數(shù)器時(shí)，只要M＜N，用復(fù)位法使計(jì)數(shù)器計(jì)數(shù)到M時(shí)置“O”，即獲得M進(jìn)制計(jì)數(shù)器。如圖10-4所示為一個(gè)由74LS192十進(jìn)制計(jì)數(shù)器接成的6進(jìn)制計(jì)數(shù)器。利用預(yù)置功能獲M進(jìn)制計(jì)數(shù)器圖3—5為用三個(gè)74LS192組成的421進(jìn)制計(jì)數(shù)器。外加的由與非門(mén)構(gòu)成的鎖存器可以抑制器件計(jì)數(shù)速度的離散性，保證在反響量“0”信號(hào)作用下計(jì)數(shù)器牢靠置“0”。圖3-6是一個(gè)特別12進(jìn)制的計(jì)數(shù)器電路方案。在數(shù)字鐘里，對(duì)時(shí)位的計(jì)數(shù)序列是1，2，…11，12，1，…是12進(jìn)制的，且無(wú)0數(shù)。如以下圖，當(dāng)計(jì)數(shù)到13時(shí)，通過(guò)與非門(mén)產(chǎn)生一個(gè)復(fù)位信號(hào)，使74LS192(2)[時(shí)十位]直接置成0000，而74LS192(1)，即時(shí)的個(gè)位直接置成0001，從而實(shí)現(xiàn)了1—12計(jì)數(shù)。三、試驗(yàn)設(shè)備與備件l.+5V直流電源2.雙蹤示波器3.連續(xù)脈沖源4.單次脈沖源5．規(guī)律電平開(kāi)關(guān)6.0—1指示器圖3—3 同步計(jì)數(shù)器級(jí)聯(lián)方案圖3-4六進(jìn)制計(jì)數(shù)器 圖3—5421進(jìn)制計(jì)數(shù)器3—6特別127.譯碼顯示器8.74LS74×2(CD4013)74LS192×3(CD40192)CD40160×2CD4510×274LS00(CD4011)74LS20(CD4012)四、試驗(yàn)內(nèi)容用74LS74或CD4013D觸發(fā)器構(gòu)成4位二進(jìn)制異步加法計(jì)數(shù)器。按圖3—1RD接至規(guī)律開(kāi)關(guān)輸出插口，將低位CPO端接單次脈沖源，輸出端Q3、Q2、Q1、Q0接規(guī)律電平顯示輸入插口，各SD接高電平+5V。清零后，逐個(gè)送入單次脈沖，觀看并列表記錄Q3—Q0狀態(tài)。(3)將單次脈沖改為1Hz的連續(xù)脈沖，觀看Q3—Q0的狀態(tài)。將1Hz的連續(xù)脈沖改為1KHz，用雙蹤示波器觀看CP、Q3、Q2、Q1、Q0端波形，描繪之。將圖10-1電路中的低位觸發(fā)器的Q端與高一位的CP端相連接，構(gòu)成減法計(jì)數(shù)器，按試驗(yàn)內(nèi)容2)，3)，4)進(jìn)展試驗(yàn)，觀看并列表記錄Q3一Q0的狀態(tài)。測(cè)試74LS192或CC40192同步十進(jìn)制可逆計(jì)數(shù)器的規(guī)律功能。D3、D2、D1、D0分別接規(guī)律開(kāi)關(guān)，輸出端Q3、Q2、Q1、Q0接試驗(yàn)設(shè)備的一個(gè)譯碼顯示輸入的相應(yīng)插口A、B、C、D；CO和BO規(guī)律電平顯示插口。按表3—1逐項(xiàng)測(cè)試并推斷該集成塊的功能是否正常。去除令CR=1，其它輸入為任意態(tài)，這時(shí)Q3Q2QlQ0＝000，譯碼數(shù)字顯示為0。去除功能完成后，置CR＝O置數(shù)CR＝O，GPu，CPD任意，數(shù)據(jù)輸入端輸入任意一組二進(jìn)制數(shù)，令LD＝1，觀看計(jì)數(shù)譯碼顯示輸出，予置功能是否完成，此后置LD＝1。加計(jì)數(shù)CR＝0RD＝CPD＝1，CPu接單次脈沖源。清零后送入10個(gè)單次脈沖，觀看輸出狀態(tài)變化是否發(fā)生在CPu的上升沿。減計(jì)數(shù)CR＝0RD＝CPu＝1，CPD接單次脈沖源。參照3)進(jìn)展試驗(yàn)。用兩片74LS192組成兩位十進(jìn)制加法計(jì)數(shù)器，輸入1Hz連續(xù)計(jì)數(shù)脈沖，進(jìn)展由00—99累加計(jì)數(shù)，記錄之。將兩位十進(jìn)制加法計(jì)數(shù)器改為兩位十進(jìn)制減法計(jì)數(shù)器，實(shí)現(xiàn)由99——00遞減計(jì)數(shù)，記錄之。選圖3-3(a)、(c)、(d)中任一電路進(jìn)展試驗(yàn)，記錄之。表3—3 CD40160功能表輸入輸出CPCrLD S1S2D3D2D1D0Q3Q2Q1 Q0X0X XXXXXX000 0↑10 XXd3d2d1d0d3d2d1 d0X11 0XXXXX保持X11 X0XXXX保持↑11 11XXXX計(jì)數(shù)按圖3—5，或圖3—6進(jìn)展試驗(yàn)。設(shè)計(jì)一個(gè)數(shù)字鐘移位60進(jìn)制計(jì)數(shù)器并進(jìn)展試驗(yàn)。五、試驗(yàn)預(yù)習(xí)要求復(fù)習(xí)有關(guān)計(jì)數(shù)器局部?jī)?nèi)容繪出各試驗(yàn)內(nèi)容的具體線(xiàn)路圖擬出各試驗(yàn)內(nèi)容所需的測(cè)試記錄表格表3—4 CC4510功能表CPCiU／DPEB功能×1×00不計(jì)數(shù)0100加計(jì)數(shù)0000減計(jì)數(shù)×××10置數(shù)××××1復(fù)位查手冊(cè)，給出并生疏試驗(yàn)所用各集成塊的引腳排列圖.六、試驗(yàn)報(bào)告畫(huà)出試驗(yàn)線(xiàn)路圖，記錄、整理試驗(yàn)現(xiàn)象及試驗(yàn)所得的有關(guān)波形。對(duì)試驗(yàn)結(jié)果進(jìn)展分析?？偨Y(jié)使用集成計(jì)數(shù)器的體會(huì)。試驗(yàn)四555時(shí)基電路及其應(yīng)用一、試驗(yàn)?zāi)康纳?55型集成時(shí)基電路的電路構(gòu)造、工作原理及其特點(diǎn)，把握555型集成時(shí)基電路的根本應(yīng)用二、試驗(yàn)原理集成時(shí)基電路稱(chēng)為集成定時(shí)器，是一種數(shù)字、模擬混合型的中規(guī)模集成電路，其應(yīng)用格外廣泛。它是一種產(chǎn)生時(shí)間延遲和多種脈沖信號(hào)的電路，由于內(nèi)部電壓標(biāo)準(zhǔn)使用了三個(gè)5K電阻，故取名555電路。其電路類(lèi)型有雙極型和CMOS型兩大類(lèi)，二者的構(gòu)造與工作原理類(lèi)似。幾乎全部的雙極型產(chǎn)品型號(hào)最終的三位數(shù)碼都是555或556；全部的CMOS產(chǎn)品型號(hào)最終四位數(shù)碼都是7555或7556，二者的規(guī)律功能和引腳排列完全一樣，易于互換。555和7555是單定時(shí)器。556和7556是雙定時(shí)器。雙極型的電源電壓VCC＝+5--+15，輸出的最大電流可達(dá)200mA，CM0S型的電源電壓為+3--+18V。1．555電路的工作原理555電路的內(nèi)部電路方框圖如圖4—1RS觸發(fā)器，一個(gè)放電開(kāi)關(guān)管T，比較器的參考電壓由三只5K的電阻器構(gòu)成分壓器供給。它們分別使高電平比較器A1的同相輸入端和低電平比較器A2的反相輸入端的參考電平為2/3Vcc和1/3VCC。A1與A2的輸出端把握RS觸發(fā)器狀態(tài)和放電管開(kāi)關(guān)狀態(tài)。當(dāng)輸入信號(hào)自6腳，即高電平觸發(fā)輸入并超過(guò)參考電平2/3Vcc時(shí)，觸發(fā)器復(fù)位，555的輸出端3腳輸出低電平，同時(shí)放電開(kāi)關(guān)管導(dǎo)通；當(dāng)輸入信號(hào)自2腳輸入并低于1/3Vcc時(shí)，觸發(fā)器置位，555的3腳輸出高電平，同時(shí)放電開(kāi)關(guān)管截止。RD復(fù)位端，當(dāng)RD＝0，555輸出低電平。尋常RD端開(kāi)路或接Vcc。Vc是把握電壓端(5腳)，尋常輸出2/3Vcc作為比較器A1的參考電平，當(dāng)5腳外接一個(gè)輸入電壓，即轉(zhuǎn)變了比較器的參考電平，從而實(shí)現(xiàn)對(duì)輸出的另一種把握，在不接外加電壓時(shí)，通常接一0.01μf的電容器到地，起濾波作用，以消退外來(lái)的干擾，以確保參考電平的穩(wěn)定。T為放電管，當(dāng)T導(dǎo)通時(shí)，將給接于7腳的電容器供給低阻放電通路。555定時(shí)器主要是與電阻、電容構(gòu)成充放電電路，并由兩個(gè)比較器來(lái)檢測(cè)電容器上的電壓，以確定輸出電平的凹凸和放電開(kāi)關(guān)的通斷。這就很便利地構(gòu)成從微秒到數(shù)格外針的延時(shí)電路，可便利地構(gòu)成單穩(wěn)態(tài)觸發(fā)器，多諧振蕩器，施密特觸發(fā)器等脈沖產(chǎn)生或波形變換電路。數(shù)字電子技術(shù)根底-數(shù)字電子技術(shù)根底-17-圖4—1 555定時(shí)器內(nèi)部框圖及引腳排列2.555定時(shí)器的典型應(yīng)用構(gòu)成單穩(wěn)態(tài)觸發(fā)器圖4—2(a)為由555定時(shí)器和外接定時(shí)元件R、CC1、Rl、D構(gòu)成，其中D為嵌位二極管，穩(wěn)態(tài)時(shí)555電路輸入端處于電源電平，內(nèi)部放電開(kāi)關(guān)管TCl加到2端。并使2端電位瞬時(shí)低于1/3VCC，低電平比較器動(dòng)作，單穩(wěn)態(tài)電路即開(kāi)頭一個(gè)暫態(tài)過(guò)程，電容C開(kāi)頭充電，Vc按指數(shù)規(guī)律增長(zhǎng)。當(dāng)VC充電到2/3VCC時(shí)，高電平比較器動(dòng)作，比較器A1翻轉(zhuǎn)，輸出Vo從高電平返回低電平，放電開(kāi)關(guān)管T重導(dǎo)通，電容C上的電荷很快經(jīng)放電開(kāi)關(guān)管放電，暫態(tài)完畢，恢復(fù)穩(wěn)態(tài)，為下個(gè)觸發(fā)脈沖的來(lái)到作好預(yù)備。波形圖如圖4—2(b)所示。暫穩(wěn)態(tài)的持續(xù)時(shí)間tw(即為延時(shí)時(shí)間)打算于外接元件R、C的大小。Tw＝1.1RC通過(guò)轉(zhuǎn)變R、C的大小，可使延時(shí)時(shí)間在幾個(gè)微秒到幾格外鐘之間變化。當(dāng)這種單穩(wěn)(4腳)接地的方法來(lái)中止暫態(tài)，重計(jì)時(shí)。此外尚須用一個(gè)續(xù)流二極管與繼電器線(xiàn)圈并接，以防繼電器線(xiàn)圈反電勢(shì)損壞內(nèi)部功率管。圖4—2 單穩(wěn)態(tài)觸發(fā)器構(gòu)成多諧振蕩器如圖4—3(a)所示由555定時(shí)器和外接元件R1、R2、C構(gòu)成多諧振蕩器，腳2與腳6直接相連。電路沒(méi)有穩(wěn)態(tài)，僅存在兩個(gè)暫穩(wěn)態(tài)，電路亦不需要外加觸發(fā)信號(hào)，利用電源通過(guò)R1、R2向C充電，以及C通過(guò)R2向放電端Ct放電，使電路產(chǎn)生振蕩。電容C在1/3VCC和2/3VCC之間充電和放電，其波形如圖4—3(b)所示。輸出信號(hào)的時(shí)間參數(shù)是T＝twl+tw2，twl＝0.7(R1十R2)C，tw2＝0.7R2C。555電路要求Rl與R2均應(yīng)大于或等于1KΩ，但R1+R2應(yīng)小于或等于3.3MΩ。555定時(shí)器配以少量的元件即可獲得圖4—3 多諧振蕩器組成占空比可調(diào)的多諸振蕩器電路如圖4—4所示，它比圖4—3D1、D2用來(lái)打算電容充、放電電流流經(jīng)電阻的途徑(充電時(shí)D1導(dǎo)通，D2截止；放電時(shí)D2導(dǎo)通，D1截止。數(shù)字電子技術(shù)根底-數(shù)字電子技術(shù)根底-19-占空比 q=twl/(tw1+tw2)≈0.7RAC/0.7C(RA+RB)=RA/(RA+RB)可見(jiàn)，假設(shè)取RA＝RB電路即可輸出占空比為50％的方波信號(hào)。圖4—4 占空比可調(diào)的多諧振蕩器圖4—4 占空比可調(diào)的多諧振蕩器組成占空比連續(xù)可調(diào)并能調(diào)整振蕩頻率的多諧振蕩器電路如圖4—5所示。對(duì)C1充電時(shí)，充電電流通過(guò)R1、D1、W2和W1；放電時(shí)通過(guò)W1、W2、D2、R2。當(dāng)Rl＝R2、W2調(diào)至中心點(diǎn)，因充放電時(shí)間根本相等，其占空比約為50％，此時(shí)調(diào)整W1僅轉(zhuǎn)變頻率，占空比不變。如W2調(diào)至偏離中心點(diǎn)，再調(diào)整W1，不僅振蕩頻率轉(zhuǎn)變，而且對(duì)占空比也有影響。Wl不變，調(diào)整W2，僅轉(zhuǎn)變占空比，對(duì)頻率無(wú)影響。因此，當(dāng)接通電源后，應(yīng)首先調(diào)整W1使頻率至規(guī)定值，再調(diào)整W2，以獲得需要的占空比。假設(shè)頻率調(diào)整的范圍比較大，還可以用波段開(kāi)關(guān)轉(zhuǎn)變C1的值。電路如圖4—6所示，只要將腳2、6連在一起作為信號(hào)輸入端，即得到施密特觸發(fā)器。圖4—7示出了VC，Vi和Vo的波形圖。設(shè)被整形變換的電壓為正弦波VC，其正半波通過(guò)二極管D同時(shí)加到555定時(shí)器的2腳和6腳，得Vi為半波整流波形。當(dāng)Vi上升到2/3VCC時(shí)，Vo從高電平翻轉(zhuǎn)為低電平；當(dāng)Vi下降到1/3Vcc時(shí)，Vo又從低電平翻轉(zhuǎn)為高電平。4—5占空比與頻率均可調(diào)的多諧振蕩器組成施密特觸發(fā)器圖4-6 施密特觸發(fā)器電路的電壓傳輸特性曲線(xiàn)如圖4—8所示?；夭铍妷害＝2/3Vcc-1/3Vcc=1/3Vcc圖4—7波形變換圖 圖4—8電壓傳輸特性三、試驗(yàn)設(shè)備與器件1．+5V直流電源2．雙蹤示波器3．連續(xù)脈沖源 4．單次脈沖源6.音頻信號(hào)源 6．?dāng)?shù)字頻率計(jì)7．0-l指示器8．555、2CKl3×2電位器 電阻 電容假設(shè)干四、試驗(yàn)內(nèi)容單穩(wěn)態(tài)觸發(fā)器按圖4—2連線(xiàn)，取R＝100K，C＝47μf，輸出接LED電平指示器。輸入信號(hào)ViVi，Vc，Vo(用手表計(jì)時(shí))。將R改為1K，C改為0.1μf，輸入端加1KHz的連續(xù)脈沖，觀測(cè)波形Vi，Vc，Vo，測(cè)定幅度及延時(shí)時(shí)間。多諧振蕩器按圖4—3接線(xiàn)，用雙蹤示波器觀測(cè)VC與Vo的波形，測(cè)定頻率。按圖4—4接線(xiàn)，組成占空比為50％的方波信號(hào)發(fā)生器。觀測(cè)Vc，Vo波形，測(cè)定波形參數(shù)。按圖4—5接線(xiàn)，通過(guò)調(diào)整Wl和W2來(lái)觀測(cè)輸出波形。3．施密特觸發(fā)器按圖4—6Vi的頻率為lKHz，接通電源，漸漸加大VC的幅度，觀測(cè)輸出波形，測(cè)繪電壓傳輸特性，算出回差電壓ΔU。利用555定時(shí)器設(shè)計(jì)制作一只觸摸式開(kāi)關(guān)定時(shí)把握器，每當(dāng)用手觸摸一次，電路即輸出一個(gè)正脈沖寬度為10S的信號(hào)。試搭出電路并測(cè)試電路功能。模擬聲響電路按圖4—9接線(xiàn)，組成兩個(gè)多諧振蕩器，調(diào)整定時(shí)元件，使I輸出較低頻率，Ⅱ?yàn)楦哳l振蕩器，連好線(xiàn)，接通電源，試聽(tīng)音響效果。調(diào)換外接阻容元件，再試聽(tīng)音響效果。圖4—9 模擬聲響電路五、試驗(yàn)預(yù)習(xí)要求復(fù)習(xí)有關(guān)555定時(shí)器的工件原理及其應(yīng)用。擬定試驗(yàn)中所需的數(shù)據(jù)、波形表格。如何用示波器測(cè)定施密特觸發(fā)器的電壓傳輸特性曲線(xiàn)?核定各次試驗(yàn)的步驟和方法。六、試驗(yàn)報(bào)告繪出具體的試驗(yàn)線(xiàn)路圖，定量繪出觀測(cè)到的波形分析、總結(jié)試驗(yàn)結(jié)果試驗(yàn)五D／A、A／D轉(zhuǎn)換器一、試驗(yàn)?zāi)康牧私釧／D和D／A轉(zhuǎn)換器的根本工作原理和根本構(gòu)造把握大規(guī)模集成A／D和D／A轉(zhuǎn)換器的功能及其典型應(yīng)用二、試驗(yàn)原理在數(shù)字電子技術(shù)的很多應(yīng)用場(chǎng)合往往需要把模擬量轉(zhuǎn)換為數(shù)字量，稱(chēng)模／數(shù)轉(zhuǎn)換器(A／D轉(zhuǎn)換器，簡(jiǎn)稱(chēng)ADC)(D／A轉(zhuǎn)換器，簡(jiǎn)稱(chēng)DAC)。完成這種轉(zhuǎn)換的線(xiàn)路有多種，特別是單片大規(guī)模集成A／D、D／A問(wèn)世，為實(shí)現(xiàn)上述的轉(zhuǎn)換供給了極大的便利。使用者可借助于手冊(cè)供給的器件性能指標(biāo)及典型應(yīng)DAC0832實(shí)現(xiàn)D／A轉(zhuǎn)換，ADC0809實(shí)現(xiàn)A／D轉(zhuǎn)換。D／A轉(zhuǎn)換器DAC0832DAC0832CM0S8位數(shù)／模轉(zhuǎn)換器。器件的核心局部承受倒T8位D／A5—1T型R—2R電阻網(wǎng)絡(luò)、模擬開(kāi)關(guān)、運(yùn)算放大器和參考電壓VREF四局部組成。運(yùn)算的輸出電壓為V轉(zhuǎn)換。一個(gè)8位的D／A轉(zhuǎn)換器，它有8個(gè)輸入端，每個(gè)輸入端是8位二進(jìn)制數(shù)的一位，有一個(gè)模擬輸出端，輸入可有28＝256個(gè)不同的二進(jìn)制組態(tài)，輸出為256個(gè)電壓之一，即輸出電壓不是整個(gè)電壓范圍內(nèi)任意值，而只能是256個(gè)可能值。數(shù)字電子技術(shù)根底-數(shù)字電子技術(shù)根底-23-5—1TD／A5—2DAC0832D／ADo—D7：數(shù)字信號(hào)輸入端ILE：輸入存放器允許，高電平有效CS：片選信號(hào)，低電平有效WR1：寫(xiě)信號(hào)1，低電平有效XFER：傳送把握信號(hào)，低電平有效WR2：寫(xiě)信號(hào)2，低電平有效IOUT1，IOUT2：DAC電流輸出端Rfb：反響電阻，是集成在片內(nèi)的外接運(yùn)放的反響電阻VREF：基準(zhǔn)電壓(-10一10)VVCC：電源電壓(+5一+15)VAGND：模擬地、NGNB：數(shù)字地可接在一起使用DAC0832輸出的是電流，要轉(zhuǎn)換為電壓，還必需經(jīng)過(guò)一個(gè)外接的運(yùn)算放大器，試驗(yàn)線(xiàn)路如圖5—3呈現(xiàn)。A／D轉(zhuǎn)換器ADC0809ADC0809是承受CNOS工藝制成的單片8位8列如圖17-4所示。IN0—IN7：8路模擬信號(hào)輸入端A2、A1、Ao：地址輸入端ALE：地址鎖存允許輸入信號(hào)，在此腳施加正脈沖，上升沿有效，此時(shí)鎖存地址碼，從而選通相應(yīng)的模擬信號(hào)通道，以便進(jìn)展A／D轉(zhuǎn)換。圖5—3 D／A轉(zhuǎn)換試驗(yàn)線(xiàn)路START：?jiǎn)?dòng)信號(hào)輸入端，應(yīng)在此腳施加正脈沖，當(dāng)上升沿到達(dá)時(shí)，內(nèi)部逐次靠近存放器復(fù)位，在下降沿到達(dá)后，開(kāi)頭A／D轉(zhuǎn)換過(guò)程。ECC：轉(zhuǎn)換完畢輸出信號(hào)(轉(zhuǎn)換完畢標(biāo)志)，高電平有效。0E：輸入允許信號(hào)，高電平有效。CLOCK(CP)：時(shí)鐘信號(hào)輸入端，外接時(shí)鐘頻率一般為640KHz。VCC：+5V單電源供電VREF(+)、VREF(-)：基準(zhǔn)電壓的正極、負(fù)極。一般VREF(+)接+5V電原，VREF(-)接地。D2—Do：數(shù)字信號(hào)輸出端圖5-4 ADC0809引腳排列8路模擬開(kāi)關(guān)由A2、A1、Ao三地址輸入端選通8路模擬信號(hào)中的任何一路進(jìn)展A／D轉(zhuǎn)換，地址譯碼與模擬輸入通道的選通關(guān)系如表5—1所示。5—1被選模擬通道IN0IN1IN2IN3IN4IN5IN6IN7地 A200001111A100110011址 A001010101三、試驗(yàn)設(shè)備及器件1．+5V、+15V直流電源2．雙蹤示波器3．連續(xù)脈沖源 4．規(guī)律電平開(kāi)關(guān)5.