一種基于usb20的ip核框架的設(shè)計

0usb接口電路設(shè)計。在目前的西方usb總干事具有速度快、滲透性好、擴展性強、效率低、穩(wěn)定性好等優(yōu)點，在工業(yè)和軍事領(lǐng)域得到了廣泛應(yīng)用。USB從1.0(12Mbps)發(fā)展到2.0(480Mbps),推動了USB的普及。目前USB接口的產(chǎn)品和設(shè)備,從鍵盤、鼠標、攝像頭、打印機、U盤到手機、掃描儀等等,可以說無所不在。隨著科技的發(fā)展,用戶對USB的數(shù)據(jù)傳輸速度有了進一步的要求。2008年11月USB3.0(5Gbps)規(guī)范應(yīng)運而生,這將進一步推動USB的廣泛使用。由于USB3.0產(chǎn)品尚未打開市場。因此到目前為止,市場上USB3.0控制器還很少,USB3.0協(xié)議的研究也處于起步階段,關(guān)于USB3.0IP核開發(fā)方面的文章寥寥無幾。鑒于這樣的情況,本文在充分分析USB3.0協(xié)議的基礎(chǔ)上,設(shè)計了USB3.0IP核模塊框架,并介紹了各子模塊的功能。1usb.0協(xié)議結(jié)構(gòu)USB3.0是一種超高速數(shù)據(jù)傳輸協(xié)議,協(xié)議分11章,從物理接口、數(shù)據(jù)傳輸、包類型、包結(jié)構(gòu)、鏈接命令結(jié)構(gòu)、控制狀態(tài)機、差錯控制、電源管理等方面做了詳細描述。USB3.0包括超高速(SuperSpeed)和高速(HighSpeed)兩部分,其中高速部分就是我們熟知的USB2.0,最高傳輸速度480Mbps,因此USB3.0向下兼容USB2.0及更低版本;超高速部分傳輸速度可達5Gbps,我們平時說的USB3.0指的就是該部分,協(xié)議中重點講述了該部分的實現(xiàn)規(guī)范。USB3.0協(xié)議結(jié)構(gòu)圖如圖1所示。USB3.0協(xié)議結(jié)構(gòu)圖中實現(xiàn)了USB3.0超高速和USB2.0高速兩個模塊。超高速協(xié)議模塊包括物理層、鏈路層、協(xié)議層三部分;高速協(xié)議模塊包括ULPI接口和協(xié)議層兩部分。兩個協(xié)議模塊共用端點緩沖區(qū)。在使用過程中,由Function(控制)單元根據(jù)設(shè)備的使用環(huán)境決定哪個協(xié)議模塊工作。由于超高速模塊和高速模塊在物理層、鏈路層、協(xié)議層的實現(xiàn)都有很大區(qū)別,所以要實現(xiàn)完整的USB3.0協(xié)議,就必須實現(xiàn)超高速和高速兩部分。表1給出了高速(USB2.0)與超高速的區(qū)別。超高速協(xié)議中的物理層、鏈路層、協(xié)議層是實現(xiàn)超高速模塊的關(guān)鍵。超高速的物理層定義了超高速總線的信號傳輸技術(shù),采用8b/10b編碼。物理層的作用分為兩部分,一個是接收數(shù)據(jù),一個是發(fā)送數(shù)據(jù)。超高速的鏈路層的主要任務(wù)是維持鏈路連通性,保證數(shù)據(jù)的正確傳輸。鏈路層定義了包結(jié)構(gòu)、鏈路命令結(jié)構(gòu)、鏈路訓(xùn)練狀態(tài)機(LTSSM),介紹了鏈路層控制和電源管理功能和鏈路差錯恢復(fù)策略。超高速的協(xié)議層是在鏈路層確保數(shù)據(jù)包正確傳輸?shù)幕A(chǔ)上,管理設(shè)備和主機之間的端到端數(shù)據(jù)流。協(xié)議層定義了包類型、包格式、設(shè)備與主機發(fā)送數(shù)據(jù)的應(yīng)答規(guī)范、USB數(shù)據(jù)傳輸?shù)乃姆N方式。2協(xié)議ip地址設(shè)計2.1融資平臺反滲透膜協(xié)議的ip核結(jié)構(gòu)設(shè)計由上節(jié)分析可知USB3.0協(xié)議非常復(fù)雜,包含超高速(SuperSpeed)和高速(HighSpeed)兩個部分,由于HighSpeed的實現(xiàn)技術(shù)已經(jīng)十分成熟,所以USB3.0協(xié)議中重點介紹了SuperSpeed部分。本文主要完成SuperSpeed模塊的IP核結(jié)構(gòu)設(shè)計。圖2是SuperSpeed協(xié)議IP核結(jié)構(gòu)圖。超高速協(xié)議模塊圖中,SIE部分包含了物理層Phy、鏈路層Link、協(xié)議層Pro。這三個模塊主要完成包頭、數(shù)據(jù)載荷、鏈接命令的接收和發(fā)送。控制模塊Function根據(jù)SIE模塊的工作狀態(tài)及端點緩沖區(qū)的使用情況,控制SIE模塊、緩沖區(qū)正確有序的工作。2.2信號編碼、接收流程物理層數(shù)據(jù)接收和發(fā)送流程如圖3所示。接收過程為:通過差分傳輸驅(qū)動和數(shù)據(jù)恢復(fù)(DRC)獲取串行數(shù)據(jù),然后經(jīng)串并轉(zhuǎn)換生成的10位數(shù)據(jù)通過8b/10b解碼器轉(zhuǎn)換成8位數(shù)據(jù),再通過擾碼解除模塊對數(shù)據(jù)解擾,最后送給鏈路層處理。其中彈性緩沖區(qū)是為了解決串并轉(zhuǎn)換和8b/10b解碼之間的時鐘匹配問題。發(fā)送過程則顯得比較簡單,主要從鏈路層接收數(shù)據(jù)并通過擾碼處理、8b/10b編碼、串并轉(zhuǎn)換后經(jīng)傳輸差分驅(qū)動發(fā)送到物理線路上。8b/10b編碼是目前高速串行通信中經(jīng)常用到的一種編碼方式。直觀的理解就是把8bit數(shù)據(jù)編碼成10bit來傳輸。采用這種編碼方法的根本目的是“直流平衡(DCBalance)”。當高速串行流的邏輯1或邏輯0有多個位沒有產(chǎn)生變化時,信號的轉(zhuǎn)換就會因為電壓位階的關(guān)系而造成信號錯誤,直流平衡的最大好處便是可以克服以上問題。串并轉(zhuǎn)換模塊轉(zhuǎn)換成并行數(shù)據(jù)應(yīng)為10位,方便與8b/10b解碼/編碼模塊接口設(shè)計。在接收流程中添加了彈性緩沖模塊,串并轉(zhuǎn)換傳給彈性緩沖的數(shù)據(jù)與控制都工作在接收時鐘域,而彈性緩沖傳給8b/10b解碼的數(shù)據(jù)和控制都必須工作在系統(tǒng)時鐘域。因此彈性緩沖要把數(shù)據(jù)與控制同步到系統(tǒng)時鐘域。彈性緩沖的作用是匹配系統(tǒng)時鐘和接收時鐘。彈性緩沖區(qū)主要是通過添加或刪除SKPorderedset來實現(xiàn)時鐘匹配的。Scramber和Descrambing模塊是成對出現(xiàn)的,可以通過使能信號選擇其是否工作。USB3.0超高速協(xié)議采用全雙工,在發(fā)送和接收流程中用到的編碼、解碼、并串轉(zhuǎn)換、串并轉(zhuǎn)換、擾碼、解擾等子模塊,使用VerilogHDL實現(xiàn)時要充分考慮并行性。2.3控制模塊設(shè)計超高速USB定義了四種包類型:LMP(LinkManagementPacket)、TP(TransactionPacket)、DP(DataPacket)、ITP(IsochronousTimestampPacket)。其中LMP、TP、ITP只有包頭HP(HeaderPacket),DP由DPH(DataPacketHeader)和DPP(DataPacketPayload)兩部分組成。鏈路層和協(xié)議層都需要處理這四類包。包頭結(jié)構(gòu)如圖4所示。超高速USB還定義了鏈接命令用來實現(xiàn)鏈路管理和確保數(shù)據(jù)正確傳輸。通信雙方通過發(fā)送鏈接命令通知對方自己的工作狀態(tài)、緩沖區(qū)可用空間大小、數(shù)據(jù)接收是否成功等信息。鏈接命令結(jié)構(gòu)如圖5所示。鏈路層分為接收和發(fā)送兩個子模塊。接收模塊的任務(wù)是接收四種HP、DPP和鏈接命令。接收HP時通過計算CRC-5和CRC-16以及包頭有效長度判斷是否接收到正確包頭。控制模塊根據(jù)接收到的包頭信息來設(shè)置端點緩沖區(qū)、RX包頭序列號、返回相應(yīng)的鏈接命令應(yīng)答。接收到DPP后核對CRC32,如果正確,送到端點緩沖區(qū),如果錯誤,進入錯誤處理狀態(tài)。鏈接命令接收成功后根據(jù)命令要求,控制模塊完成相應(yīng)處理。鏈路層接收到包頭和數(shù)據(jù)載荷時,通過核對CRC校驗碼和緩沖區(qū)可用大小以及包頭序列號,來判斷是否接收到正確的包。無論接收是否正確,控制模塊都要作相應(yīng)的處理,更新RX包頭序列號、RX數(shù)據(jù)緩沖區(qū)可用大小等信息,復(fù)位或使能其它定時器。接收模塊流程如圖6所示。發(fā)送模塊的任務(wù)是組包發(fā)送,LMP、TP、ITP3個包頭只需要添加4個K-symbols,DP不但要處理包頭,還要在數(shù)據(jù)載荷部分的開頭和結(jié)尾各添加4個K-symbols。如果協(xié)議層來的數(shù)據(jù)載荷部分大于1024字節(jié),需要分開傳輸。鏈路層還定義了鏈路訓(xùn)練狀態(tài)機,主要是控制鏈路狀態(tài)的轉(zhuǎn)換。狀態(tài)轉(zhuǎn)換圖、狀態(tài)間的轉(zhuǎn)換條件協(xié)議中描述的比較清楚,參照協(xié)議用VerilogHDL實現(xiàn)。2.4包a:多進制位,把好包和鏈路層鏈路層定義的包頭除去前四個K-Symbols,剩余的16字節(jié)便在協(xié)議層定義了。協(xié)議層根據(jù)四類包的不同用途,詳細定義了16字節(jié)中各字段的含義。其中Revision、Type、CRC-16、LinkControlWord四個字段在四個包中是相同的。Revision字段占用2個二進制位,標記了使用的是USB的哪個版本。00b:USB3.0,01b—11b:保留。Type字段占用3個二進制位,標記了屬于哪類包。000b:LMP,001b:TP,010b:DPH,011b:ITP,100b—111b:保留。CRC-16字段占用2個字節(jié),用來校驗包頭前12個字節(jié)。LinkControlWord字段占用2個字節(jié),其中包含3位包頭序號,3位預(yù)留位,HubDepth3位,1位Delayed,1位Deferred,5位CRC-5。除了上面說的四個字段外,每個包在剩余位定義了不同的字段,其作用與意義各不相同。協(xié)議層分為組包和解包兩個模塊。在解包過程中,協(xié)議層根據(jù)Type字段確定收到的是哪類包,然后按照協(xié)議依次解析其余各字段,并將包頭解析結(jié)果送給控制模塊,或?qū)PP(DataPacketPayload)送到對應(yīng)端點緩沖區(qū)。如果解析中出錯,則將錯誤匯報給控制模塊,控制模塊作相應(yīng)處理。包解析狀態(tài)轉(zhuǎn)換圖如圖7所示。組包過程則比較簡單,根據(jù)控制模塊的信息,生成相應(yīng)的包,然后發(fā)給鏈路層。協(xié)議層還詳細描述了控制(control)傳輸、批量(bulk)傳輸、中斷(interrupt)傳輸和同步(isochronous)傳輸四種傳輸方式。2.5設(shè)備請求處理模塊功能模塊除了要執(zhí)行SIE模塊中四類包傳輸?shù)目刂萍版溌房刂?還要在設(shè)備枚舉時完成主機發(fā)來的請求。功能模塊框圖如圖8所示。其中協(xié)議引擎部分完成四類包的傳輸控制及鏈路控制,枚舉控制部分完成設(shè)備枚舉的請求處理。枚舉控制模塊中的請求解析部分主要完成設(shè)備請求的解析工作。該模塊接收到主機發(fā)來的設(shè)備請求后,按照命令中各字段的意義,解析出本次接收的是什么請求命令,然后將結(jié)果提交給請求處理模塊。請求處理模塊根據(jù)解析模塊的結(jié)果,調(diào)用不同請求命令的解析流程,完成設(shè)備枚舉。枚舉過程與USB2.0基本一致,本文不再贅述。2.6數(shù)據(jù)傳輸點和反饋點數(shù)據(jù)緩沖區(qū)的作用是,用來暫存各個端點要發(fā)送或者接收到的數(shù)據(jù)。其中0端點屬于控制端點,其余端點則可配置為數(shù)據(jù)傳輸端點及反饋端點。每個端點的輸入(RX)輸出(TX)FIFO都有字節(jié)的讀寫信號、數(shù)據(jù)位信號、空滿信號等。ROM模塊用來存放設(shè)備描述符、配置描述符、報表描述符等信息。3i