第七章觸發(fā)器和時序邏輯電路電子技術(shù)1第三節(jié)計數(shù)器第二節(jié)存放器第一節(jié)雙穩(wěn)態(tài)觸發(fā)器第七章觸發(fā)器和時序邏輯電路第六節(jié)數(shù)字電路運用舉例第四節(jié)數(shù)/模和模/數(shù)變換器第五節(jié)555定時器2第一節(jié)雙穩(wěn)態(tài)觸發(fā)器一、RS觸發(fā)器二、JK觸發(fā)器三、D觸發(fā)器3觸發(fā)器——一種具有記憶功能的可以儲存一位二值信號的根本單元電路,是構(gòu)成時序邏輯電路的根本邏輯部件。在對數(shù)字信號進(jìn)展算術(shù)運算和邏輯運算過程中，需求暫時保管(記憶)一定的代碼(指令、操作數(shù)、或控制信號)，需求一種具有記憶功能的邏輯單元。第一節(jié)雙穩(wěn)態(tài)觸發(fā)器雙穩(wěn)態(tài)觸發(fā)器——有兩個相反的穩(wěn)定形狀,從一個穩(wěn)定形狀轉(zhuǎn)換為另一個穩(wěn)定形狀靠輸入信號觸發(fā),輸入信號消逝后,穩(wěn)定形狀能不斷堅持下去。4第一節(jié)雙穩(wěn)態(tài)觸發(fā)器按邏輯功能不同分為：R-S觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T和T′觸發(fā)器。分類：5第一節(jié)雙穩(wěn)態(tài)觸發(fā)器數(shù)字電路特點：輸出只取決于當(dāng)前的輸入組成：門電路，不存在記憶元件特點：輸出取決于當(dāng)前的輸入和原來的形狀組成：組合電路、記憶元件時序邏輯電路組合邏輯電路6一、RS觸發(fā)器1.電路組成信號輸出端：Q=0、Q=1的形狀稱0形狀。Q=1、Q=0的形狀稱1形狀。第一節(jié)雙穩(wěn)態(tài)觸發(fā)器(一)根本R-S觸發(fā)器由兩個與非門交叉耦合而組成。反響線與非門&GB&GA兩輸入端SDRDQQ兩互補(bǔ)輸出端017反響線與非門在輸入信號作用下，兩個穩(wěn)定形狀“0〞態(tài)和“1〞態(tài)相互轉(zhuǎn)換，當(dāng)輸入信號消逝后，電路形狀能保管下來。&GB&GA兩輸入端SDRDQQ兩互補(bǔ)輸出端01一個觸發(fā)器可存儲1位二進(jìn)制數(shù)碼第一節(jié)雙穩(wěn)態(tài)觸發(fā)器8QQSdRdSR邏輯符號&GB&GASdRdQQ低電平有效第一節(jié)雙穩(wěn)態(tài)觸發(fā)器邏輯電路9第一節(jié)雙穩(wěn)態(tài)觸發(fā)器0有0出1,全1出0

102.任務(wù)原理及邏輯關(guān)系&GB&GASdRdQQ1001101置0端〔復(fù)位端〕SdRd次態(tài)現(xiàn)態(tài)Qn+1Qn邏輯形狀表①置0功能，當(dāng)=0、=1時：不論原來為0還是1，都有=1；反響回GA后使Q＝0。既使消逝,Q端仍堅持0形狀不變。SDRDQQQRD10第一節(jié)雙穩(wěn)態(tài)觸發(fā)器&GB&GASdRdQQ0110

10010

次態(tài)現(xiàn)態(tài)SdRd110101置1端〔置位端〕Qn+1Qn邏輯形狀表②置1功能,=1、=0時：不論原來Q為0還是1，都有Q=1；Q反響回GB后使Q=1、=0。既使消逝,Q端仍堅持1形狀不變。SDRDSDQ11第一節(jié)雙穩(wěn)態(tài)觸發(fā)器&GB&GASdRdQQ1101

1001001011

次態(tài)現(xiàn)態(tài)SdRd不變101101Qn+1Qn邏輯形狀表③記憶功能,=1、=1時：設(shè)原態(tài)Q=0、=1，反響回GA，保證Q=0，當(dāng)由0變?yōu)?時，Q反響回GB仍為0，觸發(fā)器堅持原有形狀不變，即原態(tài)被存儲，具有記憶才干。SDRDQQRd12第一節(jié)雙穩(wěn)態(tài)觸發(fā)器？&GB&GASdRdQQ00不定

10010010111101

次態(tài)現(xiàn)態(tài)SdRd不變011100Qn+1Qn邏輯形狀表④形狀不變，=0、=0時禁用：Q==1，不符合觸發(fā)器的邏輯關(guān)系。且與非門延遲時間不能夠完全相等，在兩輸入端的0同時撤除后，將不能確定觸發(fā)器的形狀,觸發(fā)器不允許出現(xiàn)這種情況。SDRDQ13第一節(jié)雙穩(wěn)態(tài)觸發(fā)器2.有記憶功能：電路具有兩個穩(wěn)定形狀，在無外來觸發(fā)信號作用時，電路將堅持原形狀不變。4.缺陷：輸出形狀直接受輸入信號的控制，運用范圍受限。

說明100置0011置111保持記憶功能

00不定應(yīng)禁止

3.有置0或置1功能:在外加觸發(fā)信號時，電路可以觸發(fā)翻轉(zhuǎn)。&GB&GASdRdQQRdSd根本RS觸發(fā)器特點歸納1.Rd、Sd負(fù)脈沖觸發(fā)。Qn+114時鐘脈沖CP(同步信號)——是一種控制命令〔觸發(fā)信號〕，控制觸發(fā)器翻轉(zhuǎn)，是一串矩形脈沖。可控〔鐘控或同步〕RS觸發(fā)器——經(jīng)過控制門實現(xiàn)時鐘脈沖對輸入信號控制的觸發(fā)器。同步——各觸發(fā)器翻轉(zhuǎn)由同一時間控制。第一節(jié)雙穩(wěn)態(tài)觸發(fā)器根本RS觸發(fā)器缺陷：輸出形狀直接受輸入信號的控制，運用范圍受限。添加兩個控制門和一個觸發(fā)信號，讓輸入控制信號經(jīng)過控制門傳送。15一、可控RS觸發(fā)器(一)電路組成&GD&GCSdRdQQ&GB&GACPSR時鐘脈沖輸入信號直接復(fù)位端直接置位端根本RS觸發(fā)器輸入控制門第一節(jié)雙穩(wěn)態(tài)觸發(fā)器輸入控制門——實現(xiàn)時鐘脈沖對輸入信號的控制。時鐘脈沖——采用正脈沖〔CP高電平常翻轉(zhuǎn)〕。16SdRdQQCP&GD&GC&GB&GASR第一節(jié)雙穩(wěn)態(tài)觸發(fā)器任務(wù)過程普通不用，不用時,兩者處于1形狀〔高電平或懸空〕。加負(fù)脈沖〔低電平〕有效直接復(fù)位端和直接置位端——實踐運用中，必需將觸發(fā)器設(shè)置成某一初始形狀，不經(jīng)時鐘脈沖控制，就可置0或置1。SDRD17第一節(jié)雙穩(wěn)態(tài)觸發(fā)器SdRdQQCP&GD&GC&GB&GASR邏輯符號QQSRCPRdSdSCR18SdRdQQCP&GD&GC&GB&GASR1.當(dāng)CP＝0時：R、S無論如何，GC、GD門輸出均為1,被封鎖，觸發(fā)器堅持原形狀。R、S不起作用。2.當(dāng)CP＝1時：GC、GD被解除封鎖,R、S輸入端的信號作用到根本R-S觸發(fā)器，觸發(fā)器輸出形狀隨R、S的形狀而變化。(二)任務(wù)原理R、S經(jīng)控制門變?yōu)榉疵}沖。011第一節(jié)雙穩(wěn)態(tài)觸發(fā)器19SdRdQQCP&GD&GC&GB&GASRCP＝1時100①S=R=0：控制門輸出1，堅持原態(tài)。②S=1、R=0：GC門輸出0，那么Q=1。111010討論第一節(jié)雙穩(wěn)態(tài)觸發(fā)器20SdRdQQCP&GD&GC&GB&GASRCP＝1時1100?S=0、R=1：GD門輸出0，那么Q=0。?S=1、R=1：GC、GD門輸出0，那么觸發(fā)器輸出不確定。01110？討論第一節(jié)雙穩(wěn)態(tài)觸發(fā)器21邏輯形狀表不允許出現(xiàn)第一節(jié)雙穩(wěn)態(tài)觸發(fā)器

R

S說明00

不變100輸出為0011輸出為111

?不定Qn+1QnSdRdQQCP&GD&GC&GB&GASR22第一節(jié)雙穩(wěn)態(tài)觸發(fā)器[例7-1-1]假設(shè)Q的初始形狀為0，畫出輸出端Q的波形圖。RSCP不定CP高電平常觸發(fā)器形狀由R、S確定Q000SR01010111不定Qn+1Qn邏輯形狀表00堅持1010101123加兩條反響線R→Q〔R=Qn)S→Q(S=Qn)QQSdRd&GB&GACP&GD&GCSR反響使GC門和GD門分別受Q和Q控制,當(dāng)計數(shù)脈沖加到CP端時,GC和GD兩個門中只需一個門產(chǎn)生負(fù)脈沖,使觸發(fā)器翻轉(zhuǎn)。第一節(jié)雙穩(wěn)態(tài)觸發(fā)器[例7-1-2]假設(shè)Q的初始形狀為0，畫出輸出端Q的波形圖。24設(shè):觸發(fā)器的初始形狀為Q=0、Q=1,計數(shù)脈沖輸入時CP=1。QQSdRd&GB&GACP&GD&GCSR011010101討論GC門兩個輸入端都是1態(tài),輸出0，使觸發(fā)器翻轉(zhuǎn)到Q=1。GD門由Q反響線控制處于0態(tài)，不會輸出0。第一節(jié)雙穩(wěn)態(tài)觸發(fā)器CP端加計數(shù)脈沖,來一個計數(shù)脈沖翻轉(zhuǎn)一次,翻轉(zhuǎn)的次數(shù)等于脈沖的數(shù)目,構(gòu)成計數(shù)器。25QQSdRd&GB&GACP&GD&GCSR10110觸發(fā)器翻轉(zhuǎn)之后，假設(shè)計數(shù)脈沖的高電平?jīng)]及時降下來(或時鐘脈沖過寬)，GD門受Q控制,就會輸出負(fù)脈沖，使觸發(fā)器產(chǎn)生不應(yīng)有的新翻轉(zhuǎn)，呵斥動作混亂。1010第一節(jié)雙穩(wěn)態(tài)觸發(fā)器可控RS觸發(fā)器缺陷：發(fā)生空翻景象。26C抑制方法——采用主從JK觸發(fā)器或D觸發(fā)器空翻景象——因時鐘脈沖過寬,在一個時鐘脈沖期間觸發(fā)器發(fā)生多次翻轉(zhuǎn)。Q=SQ=R第一節(jié)雙穩(wěn)態(tài)觸發(fā)器00SR01010111不定Qn+1Qn邏輯形狀表27第一節(jié)雙穩(wěn)態(tài)觸發(fā)器可控RS觸發(fā)器主要特點歸納邏輯符號QQSRCPRdSdSCR邏輯形狀表

R

S說明00

不變100輸出為0011輸出為111

?不定Qn+1QnRdSdQQCP&GD&GC&GB&GASR28第一節(jié)雙穩(wěn)態(tài)觸發(fā)器2.電平觸發(fā)方式：在CP＝1期間接納輸入信號，CP＝0時形狀堅持不變。要求：在CP＝1期間觸發(fā)信號堅持不變。1.電路具有兩個穩(wěn)定形狀。3.有記憶功能：在無外來觸發(fā)信號作用時，電路將堅持原形狀不變。5.缺陷:計數(shù)時存在空翻問題。4.有計數(shù)功能：來一個計數(shù)脈沖，電路翻轉(zhuǎn)一次，計數(shù)一次。歸納可控RS觸發(fā)器主要特點29第一節(jié)雙穩(wěn)態(tài)觸發(fā)器實驗十三、RS觸發(fā)器的功能驗證實驗?zāi)康模候炞CRS觸發(fā)器的功能。建立電路：1.利用與非門組成RS觸發(fā)器。實驗步驟：1.記錄指示燈的形狀。2.與觸發(fā)器的真值表相比較。2.利用指示燈來表示輸出端的形狀。EDA實驗鏈接EDA1330第一節(jié)雙穩(wěn)態(tài)觸發(fā)器EDA實驗根本RS觸發(fā)器31第一節(jié)雙穩(wěn)態(tài)觸發(fā)器EDA實驗結(jié)論:經(jīng)過測試，驗證了RS觸發(fā)器的功能。實驗數(shù)據(jù)：RSQ00保持01110

011不定32二、JK觸發(fā)器1.電路組成一種功能完善，運用極廣泛的電路。第一節(jié)雙穩(wěn)態(tài)觸發(fā)器〔一〕主從JK觸發(fā)器JCPK1RDSDQQ從觸發(fā)器CSRCRS主觸發(fā)器QQ兩個可控RS觸發(fā)器經(jīng)過一個非門(反相器)相連,分別稱主觸發(fā)器和從觸發(fā)器。從RS觸發(fā)器的形狀就是主從觸發(fā)器的形狀。主觸發(fā)器具有雙RS端,其中一對輸入端標(biāo)以J、K端。33第一節(jié)雙穩(wěn)態(tài)觸發(fā)器QQJCPKRDSD1從觸發(fā)器CSRCRS主觸發(fā)器QQ反相器作用：主觸發(fā)器和從觸發(fā)器分別得到相位相反的時鐘信號，把接納輸入信號和改動輸出形狀從時間上分開。CPCP=1期間:主觸發(fā)器接受輸入信號J和K,從觸發(fā)器被封鎖，形狀不變。CP由1→0時:主觸發(fā)器被封鎖，形狀不變，從觸發(fā)器按照主觸發(fā)器的輸出形狀轉(zhuǎn)換。100134第一節(jié)雙穩(wěn)態(tài)觸發(fā)器QQJCPKRDSD1從觸發(fā)器CSRCRS主觸發(fā)器QQCP2.任務(wù)原理主、從觸發(fā)器分兩步任務(wù)：第一步：在CP為高電平常:輸入信號J、K存入主觸發(fā)器，從觸發(fā)器形狀不變。第二步：在CP下降為低電平常:主觸發(fā)器中保管的形狀傳送到從觸發(fā)器，使兩者形狀一致。而主觸發(fā)器形狀不變。35第一節(jié)雙穩(wěn)態(tài)觸發(fā)器QQJCPKRDSD1從觸發(fā)器CSRCRS主觸發(fā)器QQCP

J

K說明00不變010輸出為0101輸出為111計數(shù)翻轉(zhuǎn)Qn+1QnQn邏輯形狀表結(jié)論:當(dāng)J=K=1時,每來一個時鐘脈沖下降沿,觸發(fā)器就翻轉(zhuǎn)一次,具有計數(shù)功能36第一節(jié)雙穩(wěn)態(tài)觸發(fā)器UCCSdCPK3K2K1Q141312111098134572J1J2J3RDQGND6CT1072QQJCKJKCPRdSdQQJCK&&K1CPRdSdK2J2J1多輸入構(gòu)造J=J1·J2CT1072型外引線陳列圖邏輯符號37第一節(jié)雙穩(wěn)態(tài)觸發(fā)器CP為高電平做預(yù)備，CP下降沿來時才翻轉(zhuǎn)，隔離了信號的接納和輸出過程，有效防止了空翻景象。延遲輸出——觸發(fā)器輸出形狀的更新滯后于輸入信號的接納。CP前沿處主觸發(fā)器翻轉(zhuǎn)后沿處從觸發(fā)器翻轉(zhuǎn)38RSRdSd1CPJK后果：抗干擾才干差。

假設(shè)在CP=1期間，因外界干擾使J由0變成1,主觸發(fā)器置1。當(dāng)干擾消逝后,主觸發(fā)器堅持置1態(tài)。3.“一次變化〞問題設(shè)現(xiàn)態(tài)為Qn=0,當(dāng)J=K=0時，該當(dāng)維持0形狀不變。當(dāng)CP下降沿到達(dá)時，從觸發(fā)器翻轉(zhuǎn)到置1態(tài),而不是維持原形狀0不變。從觸發(fā)器Q?Q?CPSR主觸發(fā)器QQ第一節(jié)雙穩(wěn)態(tài)觸發(fā)器39第一節(jié)雙穩(wěn)態(tài)觸發(fā)器歸納主從JK觸發(fā)器特點邏輯符號

J

K說明00不變010輸出為0101輸出為111計數(shù)翻轉(zhuǎn)Qn+1QnQn邏輯形狀表QQJCKJKCPRdSdQQJCPKRDSD1從觸發(fā)器CSRCRS主觸發(fā)器QQCP40第一節(jié)雙穩(wěn)態(tài)觸發(fā)器〔1〕具有置數(shù)、記憶、計數(shù)功能?！?〕抑制了觸發(fā)器空翻景象：主從觸發(fā)器把信號的接納和輸出分為兩個過程，任何時辰輸入信號都不會影響輸出的形狀。歸納主從JK觸發(fā)器特點〔2〕邊沿觸發(fā)方式——在CP＝1期間接納輸入信號,在CP下降沿到來時觸發(fā)翻轉(zhuǎn)。414.具有邊沿觸發(fā)方式的JK觸發(fā)器為了加強(qiáng)抗干擾才干。觸發(fā)器僅僅在時鐘CP跳轉(zhuǎn)時辰〔脈沖的上升沿或下降沿到來時〕才發(fā)生翻轉(zhuǎn)，而在CP=1或CP=0期間，觸發(fā)器的形狀堅持不變。輸入端的任何變化都不影響觸發(fā)器的次態(tài)輸出。第一節(jié)雙穩(wěn)態(tài)觸發(fā)器常用集成邊沿觸發(fā)器有：雙JK邊沿觸發(fā)器：CT3112/4112、CT2108等。單JK邊沿觸發(fā)器：CT2101/2102〔下降沿觸發(fā)〕、CT1070〔上升沿觸發(fā)〕。42第一節(jié)雙穩(wěn)態(tài)觸發(fā)器1011111CP101J0K11CP下降沿處翻轉(zhuǎn)[例7-1-3]某型號主從JK觸發(fā)器，試畫出輸出端Q的波形圖。QQ431.邊沿觸發(fā)方式在時鐘脈沖CP上升沿到來時接納輸入信號，同時改動輸出形狀。在CP周期的其他時間，觸發(fā)器的輸出形狀與輸入信號無關(guān)。第一節(jié)雙穩(wěn)態(tài)觸發(fā)器邏輯符號QQCDDCPRdSd上升沿觸發(fā)翻轉(zhuǎn)多為維持阻塞型D觸發(fā)器。三、D觸發(fā)器2.功能在時鐘脈沖CP觸發(fā)后，輸出形狀就是輸入端D的形狀。Qn+1=D44第一節(jié)雙穩(wěn)態(tài)觸發(fā)器時鐘脈沖到來之后Q的形狀和它來到之前D的形狀一樣CPCP上升沿處翻轉(zhuǎn)QQn+1=DD1010CP來前D形狀CP來后Qn+1=D任務(wù)波形圖45D觸發(fā)器特點歸納

D

Qn+10011邏輯符號第一節(jié)雙穩(wěn)態(tài)觸發(fā)器邏輯形狀表QQCDDCPRdSd2.抑制了觸發(fā)器空翻景象。1.邊沿觸發(fā)方式——在CP上升沿到來時觸發(fā)翻轉(zhuǎn)。3.加強(qiáng)了抗干擾才干。46第一節(jié)雙穩(wěn)態(tài)觸發(fā)器[例7-1-4]知邏輯電路如圖〔a〕,分析其邏輯功能。知輸入信號D和時鐘脈沖CP的波形如圖〔b〕,試畫出輸出端Q的波形。

Dn

JKQn+1001011011DQn+1=Dn當(dāng)J=D，K=D時，即K=J，K、J形狀總是相反。邏輯功能與D觸發(fā)器一樣。QQJCKCPRdSd(a)JK觸發(fā)器非門47第一節(jié)雙穩(wěn)態(tài)觸發(fā)器1011111CP0CP下降沿處翻轉(zhuǎn)Q[例7-1-4]知邏輯電路如圖〔a〕,分析其邏輯功能。知輸入信號D和時鐘脈沖CP的波形如圖〔b〕,試畫出輸出端Q的波形。101D(b)48第一節(jié)雙穩(wěn)態(tài)觸發(fā)器[例7-1-5]知邏輯電路如圖〔a〕、〔b〕,分析其邏輯功能。具有計數(shù)功能,即來一個CP，觸發(fā)器就翻轉(zhuǎn)1次QQSC11DR(a)具有計數(shù)功能的觸發(fā)器稱T′觸發(fā)器。D觸發(fā)器49第一節(jié)雙穩(wěn)態(tài)觸發(fā)器當(dāng)T=J=K,兩觸發(fā)器形狀一樣結(jié)論：根據(jù)需求，可將某種邏輯功能的觸發(fā)器經(jīng)過簡單連線或附加控制門而轉(zhuǎn)換為另一種邏輯功能的觸發(fā)器。T

TQn+1說明

0Qn保持

1計數(shù)QnQQJCKCPRdSd具有此種計數(shù)功能的觸發(fā)器稱T觸發(fā)器。J-K觸發(fā)器50第一節(jié)雙穩(wěn)態(tài)觸發(fā)器觸發(fā)器的電路構(gòu)造演化過程根本RS觸發(fā)器兩個“與非門〞構(gòu)成可控RS觸發(fā)器四個“與非門〞構(gòu)成主從JK觸發(fā)器八個與非門構(gòu)成邊沿D觸發(fā)器六個與非門構(gòu)成公共構(gòu)造接受時鐘控制抑制空翻景象加強(qiáng)抗干擾才干歸納51第一節(jié)雙穩(wěn)態(tài)觸發(fā)器歸納電路具有兩個穩(wěn)定形狀，在無外來觸發(fā)信號作用時，電路堅持原形狀不變。在外加觸發(fā)信號時，電路觸發(fā)翻轉(zhuǎn)有計數(shù)功能：引入一個公用同步信號，來一個計數(shù)脈沖，電路翻轉(zhuǎn)一次，計數(shù)一次電平觸發(fā)式——觸發(fā)器形狀在CP=1期間翻轉(zhuǎn)，在CP=0期間堅持不變有空翻觸發(fā)器RS觸發(fā)器觸發(fā)器的類型同步RS觸發(fā)器52第一節(jié)雙穩(wěn)態(tài)觸發(fā)器歸納CP=1期間，主觸發(fā)器接納輸入信號CP=0期間，主觸發(fā)器堅持CP下降沿之前形狀不變，而從觸發(fā)器接受主觸發(fā)器形狀主從觸發(fā)方式——主從觸發(fā)器的形狀只能在CP下降沿時辰翻轉(zhuǎn)只能在CP上升沿(或下降沿)時辰接納輸入信號邊沿觸發(fā)式——電路形狀只能在CP上升沿(或下降沿)時辰翻轉(zhuǎn)無空翻觸發(fā)器觸發(fā)器的類型主從觸發(fā)器邊沿觸發(fā)器53第一節(jié)雙穩(wěn)態(tài)觸發(fā)器歸納主從觸發(fā)器和邊沿觸發(fā)器異同處只能在CP邊沿時辰翻轉(zhuǎn)，因此都抑制了空翻，可靠性和抗干擾才干強(qiáng)，運用范圍廣相同處①電路構(gòu)造和任務(wù)原理不同，因此電路功能不同②為保證電路正常任務(wù)，要求主從JK觸發(fā)器的J和K信號在CP=1期間堅持不變；而邊沿觸發(fā)器沒有這種限制，其功能較完善，運用更廣相異處54第一節(jié)雙穩(wěn)態(tài)觸發(fā)器根本RS觸發(fā)器JK觸發(fā)器D觸發(fā)器

QnQn+11001

置00101

置11101

保持0001

不定RDSD

J

K00保持010置0101置111計數(shù)Qn+1QnQn

D

Qn+10011

S

RQn+100Qn保持101置1010置011?不定可控RS觸發(fā)器特性表55第二節(jié)存放器一、數(shù)碼存放器二、移位存放器56第二節(jié)存放器概述1.存放器：用來暫時存放指令、參與運算的數(shù)據(jù)或結(jié)果等的重要的數(shù)字電子部件。2.組成：主要由具有存儲功能的雙穩(wěn)態(tài)觸發(fā)器組合而成。一個觸發(fā)器可以存放1位二進(jìn)制代碼，要存放n位二進(jìn)制代碼，需用n個觸發(fā)器來構(gòu)成。3.分類：從功能上分，有數(shù)碼存放器、移位存放器。4.運用：非常廣泛，是數(shù)字丈量和數(shù)字控制系統(tǒng)中常用的部件，是計算機(jī)的主要部件之一。57一、數(shù)碼存放器清零Q0Q1Q2Q3存放指令第四位第三位第二位第一位d3d2d1d0CP〔一〕用D觸發(fā)器組成的存放器QF2DCQF3DCQQF0DCQF1DCRD接納脈沖待存數(shù)碼4位數(shù)碼存放器4個D觸發(fā)器清零脈沖取出數(shù)碼第二節(jié)存放器581.任務(wù)原理由清零脈沖、接納脈沖、取數(shù)脈沖控制。〔2〕存放數(shù)碼：設(shè)存放數(shù)碼為1010，將其送至各觸發(fā)器的D輸入端，當(dāng)接納脈沖上升沿到達(dá)時，觸發(fā)器F3、F1翻轉(zhuǎn)為1態(tài)，F(xiàn)2、F0堅持不變，使Q3、Q2、Q1、Q0＝d3、d2、d1、d0＝1010，待存數(shù)碼就暫存到存放器中?！?〕取出數(shù)碼：各數(shù)碼在輸出端Q3、Q2、Q1、Q0同時取出。每當(dāng)新數(shù)據(jù)被接納脈沖打入存放器后，原存的舊數(shù)據(jù)便被自動刷新?！?〕清零：使各觸發(fā)器復(fù)位。第二節(jié)存放器59清零Q0Q1Q2Q3存放指令第四位第三位第二位第一位d3d2d1d0CPQF2DCQF3DCQQF0DCQF1DCRD接納脈沖上升沿到達(dá)待存數(shù)碼4位數(shù)碼存放器清零脈沖取出數(shù)碼01010000010111第二節(jié)存放器602.CT1175觸發(fā)器型4位集成存放器001清除1001送數(shù)1110送數(shù)CT1175邏輯功能表CRCPD4~D1QQ功能10Q0Q0保持恣意態(tài)第二節(jié)存放器61存放器CT11754的管腳引線圖〔1〕異步清零無論存放器原為何種形狀，只需清零端CR=0，即可使輸出端Q4～Q1全部清零，而與時鐘無關(guān)。〔2〕并行輸入輸出當(dāng)CR=1時，CP脈沖上升沿使Q4、Q3、Q2、Q1=D4、D3、D2、D1，而Q4～Q1那么以反碼方式輸出數(shù)據(jù)。〔3〕堅持當(dāng)CR＝1且CP＝0時，存放器堅持原來形狀。CR11Q21Q31D42D52Q62Q7GND8911101213141516VCC4Q4Q4D3D3Q3QCPCT11754第二節(jié)存放器621.特點①由門電路構(gòu)成；②只需中選通訊號LE＝1時，才干接納信號。2.CT4375鎖存器的組成是雙2位的，由兩個獨立的鎖存器單元構(gòu)成，有獨立的選通輸入信號LE。4位鎖存器CT4375管腳引線圖1D011Q021Q031LE41Q151Q161D17GND8911101213141516VCC2D12Q12Q12LE2Q02Q02D0CT4375〔二〕用門電路構(gòu)成的鎖存器型存放器鎖存二進(jìn)制信號,使之穩(wěn)定。第二節(jié)存放器63&&&11&11≥1≥14位鎖存器CT4375單元邏輯電路LED1D0Q0Q0Q1Q1選通訊號接納信號接納信號第二節(jié)存放器640101置01110置1DLEQQ功能0Q0Q0保持CT4375鎖存器型存放器邏輯功能表1.組成和特點：由多組存放器組成，排成陣列。可存放多字位信息。〔三〕存放器陣型存放器2.CT4170存放器陣型存放器：4×4存放器陣，可存放4個4位二進(jìn)制數(shù)。如采用OC〔集電極開路〕構(gòu)造，可接成“線與〞方式，廣泛用于計算機(jī)中。第二節(jié)存放器65二、移位存放器存放器左移存放器右移存放器雙向移位例:Q3Q2Q1Q0=0001,左移為Q3Q2Q1Q0=0010移位分類單向移位存放器雙向移位存放器左移存放器右移存放器第二節(jié)存放器不僅能存放數(shù)碼，還有移位功能。即在移位脈沖作用下實現(xiàn)數(shù)碼逐次左、右移66Q3Q2Q1Q01數(shù)碼輸入D移位脈沖JKQCF0JKQCF1JKQCF2JKQCF3CPRDQQQQ清零串行輸入：存放的數(shù)碼從高位到低位依次送到第一個觸發(fā)器?！惨弧矹-K觸發(fā)器組成的四位移位存放器第二節(jié)存放器67D＝0時，第二個移位脈沖的后沿來到時使F0和F1同時翻轉(zhuǎn)，由于F1的J端為1，F(xiàn)0的J端為0，所以Q1＝1，Q0＝0，Q2和Q3仍為0。依此類推，移位一次，存入一個新數(shù)碼，直到第四個移位脈沖的后沿來到時，四個數(shù)碼便依次全部存放到存放器中，存數(shù)終了。任務(wù)原理：清零：任務(wù)之初先清零。然后把存放的二進(jìn)制數(shù)1011從高位到低位依次串行送到D端。D＝1時：第一個移位脈沖的后沿來到時，觸發(fā)器F0翻轉(zhuǎn)，Q0＝1，其它觸發(fā)器依然堅持0態(tài)。第二節(jié)存放器6800000清零10001左移一位20010左移二位30101左移三位41011左移四位移位脈沖數(shù)移位過程存放器中的數(shù)碼Q3Q2Q1Q0挪動存放器中數(shù)碼挪動情況的形狀表并行輸出：從輸出端同時輸出假設(shè)干數(shù)碼。串行輸出：從輸出端逐次〔位〕輸出假設(shè)干數(shù)碼。第二節(jié)存放器69〔二〕CT4194四位雙向移位存放器0直接清零100堅持201右移〔Q0向Q3順序移位〕310左移〔Q0向Q3順序移位〕411并行輸入功能較強(qiáng)，除了清零和堅持功能外，還可左移右移，并行輸入、并行取出數(shù)據(jù)。CPCRM1M0功能CT4194型四位雙向挪動存放器邏輯功能表第二節(jié)存放器70并行輸入UCCQ0Q1Q2M0CPGNDCRD2Q0Q1Q2Q3CPM1M0CRRD0D1D2D3LM1Q3DSRD0D1D3DSLCT4194CT4194四位雙向移位存放器的管腳圖清零端右移串行輸入端左移串行輸入端任務(wù)方式控制端時鐘脈沖輸入端第二節(jié)存放器71CT4194的功能和任務(wù)過程：〔2〕堅持：當(dāng)M0和M1均為低電平常，CP被制止，各觸發(fā)器不動作，處于堅持形狀。〔3〕并行輸入：當(dāng)任務(wù)方式控制端M0、M1均為高電平，在時鐘脈沖〔CP〕上升沿作用下，并行數(shù)據(jù)D0～D3被送入相應(yīng)輸出端Q0～Q3。此時串行數(shù)據(jù)輸入DSR、DSL被制止?！?〕右移串行輸入：當(dāng)M0為高電平、M1為低電平常，在CP上升沿作用下進(jìn)展右移操作，數(shù)據(jù)由DSR送入。〔5〕左移串行輸入：當(dāng)M0為低電平、M1為高電平常，在CP上升沿作用下進(jìn)展左移操作，數(shù)據(jù)由DSL送入。〔1〕去除：當(dāng)CR=0時，各觸發(fā)器清0，去除原有的數(shù)據(jù)，輸出端Q0～Q3均為低電平。第二節(jié)存放器72串行加法器是實現(xiàn)兩個二進(jìn)制數(shù)逐位依次相加的部件。串行加法器電路圖[例7-2-1]運用舉例：串行加法器。第二節(jié)存放器73〔1〕先將各存放器、觸發(fā)器清零。串行加法器的任務(wù)過程：〔2〕令SRG4〔1)、SRG4〔2〕處于并行輸入形狀，利用送數(shù)脈沖將加數(shù)A3A2A1A0和被加數(shù)B3B2B1B0分別送入相應(yīng)的存放器中。〔3〕在移位脈沖CP作用下，SRG4〔1〕和SRG4〔2〕中的數(shù)據(jù)逐次右移〔低位在前，高位在后〕，并在全加器中逐位〔串行〕相加?！?〕每次相加終了，本位和數(shù)Si存入存放器SRG4〔3〕中，進(jìn)位數(shù)Ci存入進(jìn)位觸發(fā)器FC中，供全加器下一位相加時運用。第二節(jié)存放器741.存放器用來存放二進(jìn)制數(shù)據(jù)或代碼的電路，是一種根本時序電路。任何現(xiàn)代數(shù)字系統(tǒng)都必需把需求處置的數(shù)據(jù)和代碼先存放起來，以便隨時取用。2.分類：存放器分為數(shù)碼存放器和移位存放器兩大類。

存放器歸納3.移位存放器：數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移。第二節(jié)存放器75第三節(jié)計數(shù)器一、二進(jìn)制加法計數(shù)器二、十進(jìn)制加法計數(shù)器76第三節(jié)計數(shù)器概述1.計數(shù)器——一種累計輸入脈沖數(shù)目的邏輯部件。2.分類按計數(shù)功能分按計數(shù)進(jìn)位制分按內(nèi)部各觸發(fā)器的動作步伐分計數(shù)器減法計數(shù)器加法計數(shù)器異步計數(shù)器同步計數(shù)器二進(jìn)制計數(shù)器十進(jìn)制計數(shù)器N進(jìn)制計數(shù)器3.用途——用于定時、分頻及進(jìn)展數(shù)字運算等。77第三節(jié)計數(shù)器1.概念一、二進(jìn)制加法計數(shù)器二進(jìn)制只需0和1兩個數(shù)碼，加法規(guī)律是逢二進(jìn)一，即0＋1＝1，1＋1＝10。也就是每當(dāng)本位是1再加1時，本位就變?yōu)?，而向高位進(jìn)位，使高位加1。由于雙穩(wěn)態(tài)觸發(fā)器有0和1兩個形狀，所以一個觸發(fā)器可以表示一位二進(jìn)制數(shù)，假設(shè)要表示n位二進(jìn)制數(shù)，就要用n個雙穩(wěn)態(tài)觸發(fā)器。要實現(xiàn)四位二進(jìn)制加法的計數(shù)那么必需用4個雙穩(wěn)態(tài)觸發(fā)器。n位二進(jìn)制加法計數(shù)器,能記最大十進(jìn)制數(shù)n2-178

計數(shù)脈沖數(shù)

二進(jìn)制十進(jìn)制

Q3

Q2

Q1

Q0000000100011200102300113401004501015601106701117810008

9

1

0

0

1910

10

1010111011111211001213110113141110141511111516000004位二進(jìn)制加法計數(shù)器最高位恢復(fù)原始形狀0000793.分類第三節(jié)計數(shù)器2.特點：每來一個脈沖，最低位觸發(fā)器翻轉(zhuǎn)一次，而高位觸發(fā)器是在相鄰的低位觸發(fā)器從1變?yōu)?進(jìn)位時翻轉(zhuǎn)。二進(jìn)制加法計數(shù)器異步計數(shù)器同步計數(shù)器80第三節(jié)計數(shù)器1.電路組成〔一〕異步二進(jìn)制加法計數(shù)器RDQ3Q2Q1Q0計數(shù)脈沖CPJKQCF3JKQCF2JKQCF1JKQCF0清零4個主從型J－K觸發(fā)器J、K端懸空，相當(dāng)于1C端與相鄰低位觸發(fā)器的Q端相連最低位觸發(fā)器每來一個計數(shù)脈沖就翻轉(zhuǎn)一次，高位觸發(fā)器只需當(dāng)相鄰的低位觸發(fā)器從1變0,而向其輸出進(jìn)位脈沖時才翻轉(zhuǎn)。81第三節(jié)計數(shù)器異步計數(shù)器：計數(shù)脈沖CP不是同時加到各位觸發(fā)器。各位觸發(fā)器形狀變換的時間先后不一，只需在前級觸發(fā)器翻轉(zhuǎn)后,后級觸發(fā)器才干翻轉(zhuǎn)。同步計數(shù)器：計數(shù)脈沖CP同時接到各個觸發(fā)器，各觸發(fā)器形狀的變換與計數(shù)脈沖同步。優(yōu)點:電路較簡單。缺陷：各觸發(fā)器逐級翻轉(zhuǎn)，任務(wù)速度較慢。優(yōu)點：各觸發(fā)器同步翻轉(zhuǎn)，任務(wù)速度快。缺陷：電路較復(fù)雜。2.異步和同步計數(shù)器的區(qū)別82第三節(jié)計數(shù)器RDQ3Q2Q1Q0計數(shù)脈沖CPJKQCF3JKQCF2JKQCF1JKQCF0清零3.任務(wù)過程①清零:RD為負(fù)脈沖，Q=0。②第一個CP后沿來時:F0翻轉(zhuǎn),Q=1,F1~F2形狀不變。③第二個CP后沿來時:F0、F1翻轉(zhuǎn),F2形狀不變。④Q0每來一個CP后沿，改動一次。而Q1、Q2看前一位的后沿而定。下降沿觸發(fā)翻轉(zhuǎn)000011083第三節(jié)、計數(shù)器第三節(jié)計數(shù)器

任務(wù)波形圖2分頻4分頻8分頻每個觸發(fā)器翻轉(zhuǎn)的時間與計數(shù)脈沖不同步C12345678分頻概念:CP:f=f0Q0:f=1/2f0二分頻Q0Q1Q2Q3Q1:f=1/4f0四分頻84第三節(jié)計數(shù)器〔二〕同步二進(jìn)制加法計數(shù)器Q3Q2Q1Q0計數(shù)脈沖JKQF0JKQF1JKQF2JKQF3CPRD特點：各個觸發(fā)器的時鐘脈沖為同一個計數(shù)輸入脈沖，它們形狀的更新是同時的。清零J端之間和K端之間是與邏輯關(guān)系對每一個觸發(fā)器而言，只需幾個J端全為1時，J端是1，否那么是0。多個J端和K端85第三節(jié)計數(shù)器〔1〕F0：每來一個計數(shù)脈沖就翻轉(zhuǎn)一次。故J0=K0=1。〔2〕F1：在Q0=1時再來一個脈沖才翻轉(zhuǎn)一次，故J1=K1=Q0。〔3〕F2：在Q1=Q0=1時再來一個脈沖才翻轉(zhuǎn)一次，故J2=K2=Q1Q0?！?〕F3：在Q2＝Q1=Q0=1時再來一個脈沖才翻轉(zhuǎn)一次，故J3=K3=Q2Q1Q0。1.任務(wù)原理當(dāng)J＝K＝1時，計數(shù)脈沖使觸發(fā)器翻轉(zhuǎn)。當(dāng)J＝K＝0時，計數(shù)脈沖來到觸發(fā)器CP端后觸發(fā)器形狀不變。86

計數(shù)脈沖數(shù)

二進(jìn)制十進(jìn)制

Q3

Q2

Q1

Q0000000100011200102300113401004501015601106701117810008

9

1

0

0

1910

10

1010111011111211001213110113141110141511111516000004位二進(jìn)制加法計數(shù)器最高位恢復(fù)原始形狀000087第三節(jié)計數(shù)器計數(shù)器溢出——在4位二進(jìn)制計數(shù)器中，當(dāng)輸入第16個計數(shù)脈沖時，計數(shù)器前往原始形狀0000，假設(shè)有第5位觸發(fā)器，應(yīng)為10000〔二進(jìn)制16〕，但現(xiàn)只需4位觸發(fā)器，10000記錄不下來，稱計數(shù)器溢出。4位二進(jìn)制加法計數(shù)器,能記最大十進(jìn)制數(shù)15：42-1=151個4位二進(jìn)制加法計數(shù)器也是個1位十六進(jìn)制加法計數(shù)器,“逢十六進(jìn)一〞。88第三節(jié)計數(shù)器Q2Q1Q0計數(shù)脈沖CPJKQF0CJKF1CJKQF2CQ[例7-3-1]分析邏輯電路的邏輯功能，闡明其用途。設(shè)初始形狀為000。RD清零89第三節(jié)計數(shù)器解：〔1〕各觸發(fā)器的J、K端的邏輯關(guān)系式：(2)因初始形狀為000，故各觸發(fā)器J、K端的電平：F0：J0＝1，K0=1F1：J1＝1，K1=1F2：J2＝0，K2=1F0：J0＝Q2，K0=1F1：J1＝1，K1=1F2：J2＝Q1·Q0，K2=1[例7-3-1]分析邏輯電路的邏輯功能，闡明用途。JK觸發(fā)器

J

K00保持010置0101置111計數(shù)Qn+1QnQn90第三節(jié)計數(shù)器根據(jù)J－K觸發(fā)器的邏輯功能，當(dāng)?shù)谝粋€計數(shù)脈沖來到時得出各觸發(fā)器的下一形狀。由于第二個觸發(fā)器F1的觸發(fā)信號來自Q0，所以它只在Q0從1變0時才干翻轉(zhuǎn)，因此第二個計數(shù)脈沖來到時只需F0翻轉(zhuǎn)，其它不翻轉(zhuǎn)，故下一形狀為001。再以001分析下一形狀。這時F0和F1都翻轉(zhuǎn)，得出010。以此類推，列出下頁的形狀表?？梢姡塾嫈?shù)遞增，經(jīng)過5個計數(shù)脈沖循環(huán)一次，所以該邏輯電路是一位五進(jìn)制加法計數(shù)器。由于計數(shù)脈沖不是同時加到各觸發(fā)器，因此它是異步計數(shù)器。[例7-3-1]分析邏輯電路的邏輯功能，闡明用途。91第三節(jié)計數(shù)器[例7-3-1]分析邏輯電路的邏輯功能，闡明用途。原形狀控制端下形狀CPQ3Q2Q1J3=K3=J2=K2=J1=K1=Q3Q2Q1Q1?Q21111Q300000001000011111001

2001011111010301001111101140111111111005100011101000置0置0邏輯電路形狀表92第三節(jié)計數(shù)器2.TTL中規(guī)模集成二進(jìn)制計數(shù)器0d3d2d1d0d3d2d1d01000加法計數(shù)11堅持1001減法計數(shù)11堅持以CT4169型4位二進(jìn)制可逆〔加/減〕計數(shù)器為例。CT4169邏輯功能表LDCTpCTTU/DCPD3D2D1D0Q3Q2Q1Q0恣意態(tài)93第三節(jié)計數(shù)器CT4169管腳外引線圖CP：計數(shù)器時鐘脈沖輸入端D3、D2、D1、D:預(yù)置數(shù)輸入端Q3、Q2、Q1、Q0:計數(shù)器輸出端CTP、CTT：計數(shù)控制端CO：進(jìn)位/借位輸出端U/D1CP2D03D14D25D36CTP7GND8911101213141516VCCCOQ0Q1Q2Q3CTTLDCT4169U/D(downUP):可逆計數(shù)控制輸入端(1:加法計數(shù),0:減法計數(shù))。94第三節(jié)計數(shù)器CT4169的功能〔1〕同步預(yù)置：可使計數(shù)器從某一預(yù)置值開場，當(dāng)?shù)竭_(dá)計數(shù)最大值并產(chǎn)生進(jìn)位〔借位〕信號時，使預(yù)置控制有效，計數(shù)器接受預(yù)置值并從該值開場新一輪計數(shù)。因此可經(jīng)過設(shè)置不同的預(yù)置值來構(gòu)成恣意制的計數(shù)器?！?〕同步加/減法計數(shù)：當(dāng)LD=1、CTP和CTT=0時：假設(shè)U/D=1，對CP脈沖加法計數(shù)。假設(shè)U/D=0，進(jìn)展減法計數(shù)。計數(shù)時，Q3～Q0同時變化，故為同步計數(shù)。〔3〕堅持：LD=1、CTP和CTT至少有一端為1時，計數(shù)器堅持原來形狀不變。95第三節(jié)計數(shù)器用CT4169構(gòu)成的五進(jìn)制加法計數(shù)器CT4169構(gòu)成的五進(jìn)制計數(shù)器的接線圖1計數(shù)脈沖高位計數(shù)器D3Q3Q1Q0Q2D2D1D0CPU/DLDCTPCOCTTCT4169用4位二進(jìn)制計數(shù)器，構(gòu)成五進(jìn)制計數(shù)器，需采用反響置數(shù)法。4位二進(jìn)制計數(shù)器96第三節(jié)計數(shù)器反響置數(shù)法——利用反復(fù)預(yù)置某個數(shù)值的方法，使計數(shù)器跳過假設(shè)干不需求的形狀，得到恣意進(jìn)制的計數(shù)器。第1個CP脈沖來到時，計數(shù)值為1100，第4個CP脈沖來到時，計數(shù)值為1111，第5個CP脈沖來到時，計數(shù)器變?yōu)?000。CT4169的預(yù)置數(shù)應(yīng)為24-5＝11〔即二進(jìn)制數(shù)1011〕，現(xiàn)將預(yù)置端D3～D0置為1011形狀，U/D端為1。計數(shù)器從初始1011開場計數(shù)。此時進(jìn)位端CO向高位送出一個進(jìn)位脈沖，并使預(yù)置數(shù)控制端LD＝0，將預(yù)置數(shù)重新送入計數(shù)器，開場下一輪計數(shù)。97第三節(jié)計數(shù)器二、十進(jìn)制加法計數(shù)器4位二進(jìn)制加法計數(shù)器的計數(shù)形狀有16個，為了表示十進(jìn)制數(shù)的10個數(shù)碼，需求去掉6種形狀。至于去掉哪種，可有不同的編碼方法?！惨弧掣拍畛Ｓ玫?421BCD編碼方式，是取4位二進(jìn)制數(shù)前面的0000～1001來表示十進(jìn)制的0～9十個數(shù)碼，而去掉后面的1010～1111。要求4位二進(jìn)制計數(shù)器從0000開場計數(shù),到第九個脈沖作用后變?yōu)?001,再輸入第十個脈沖前往初始形狀0000。經(jīng)過10個脈沖循環(huán)一次，實現(xiàn)“逢十進(jìn)一〞。98計數(shù)脈沖數(shù)

二進(jìn)制數(shù)十進(jìn)制數(shù)

Q3

Q2

Q1

Q0

0000001000

11200102300113401004501015601106701117810008

910019100000進(jìn)位8421十進(jìn)制加法計數(shù)器歸零99計數(shù)脈沖

二進(jìn)制十進(jìn)制

Q3

Q2

Q1

Q0000000100011200102300113401004501015601106701117810008

9

1

0

0

1910

10

1010111011111211001213110113141110141511111516000016二進(jìn)制加法計數(shù)器F3翻轉(zhuǎn)為0F1不翻轉(zhuǎn)100第三節(jié)計數(shù)器〔二〕任務(wù)原理計數(shù)脈沖RDCPQ3Q2Q1Q0QJKQCF1JKQCF2JKQF3CF0JKQCJ端之間和K端之間是與邏輯關(guān)系101第三節(jié)計數(shù)器1.各觸發(fā)器形狀變化規(guī)律(1)F0：J0=K0=1，每來一個計數(shù)脈沖就翻轉(zhuǎn)一次。(3)F2：J2=K2＝Q1Q0，在Q1＝Q0＝1時再來一個脈沖才翻轉(zhuǎn)一次。(4)F3：J3=Q2Q1Q0，K3＝Q0，在Q2＝Q1＝Q0＝1時來到第八個計數(shù)脈沖才由0翻轉(zhuǎn)為1，而在第十個計數(shù)脈沖時由1翻轉(zhuǎn)為0。發(fā)出溢出或向高位送出進(jìn)位信號。(2)F1：J1=Q3Q0,K1=Q0，在Q3＝1和Q0=1時再來一個脈沖才翻轉(zhuǎn)一次。102第三節(jié)計數(shù)器2.任務(wù)過程〔1〕初始形狀為0000，J0＝K0＝1，J1＝K1＝0，J2＝K2＝0，J3＝K3＝0，在第一個計數(shù)脈沖作用下，F(xiàn)0翻轉(zhuǎn)為1，使Q0＝1，其他觸發(fā)器不翻轉(zhuǎn)，堅持0態(tài)，計數(shù)器形狀為0001?！?〕再根據(jù)Q3、Q2、Q1、Q0＝0001，求得各觸發(fā)器控制端的電平，由此可得第二個計數(shù)脈沖作用后的下一形狀為0010?！?〕以此類推，當(dāng)Q3、Q2、Q1、Q0＝1001時，有J0＝K0＝1，J1＝0，K1＝1，J2＝K2＝0和J3＝0，K3＝1，所以當(dāng)?shù)谑畟€計數(shù)脈沖到來時，使F0翻轉(zhuǎn)為0，F(xiàn)3翻轉(zhuǎn)為0，F(xiàn)2和F1堅持0態(tài)不變，因此得到Q3Q2Q1Q0＝0000，又回到初始形狀。103第三節(jié)計數(shù)器CPQ3Q2Q1Q0J3=K3=J1=K2=J1=K1=J0=1K1=1Q2Q1Q0000000000001110001010011112001000000011300110111111140100000000115010101001111601100000001170111111111118100000000011910010100011110000000000011計數(shù)器形狀控制器F3F2F1F0Q0Q1Q0Q1Q0Q0十進(jìn)制加法計數(shù)器時序表計數(shù)脈沖Q3Q0104第三節(jié)計數(shù)器Q0Q1Q2Q3CP123456789103.任務(wù)波形圖0000105第三節(jié)計數(shù)器CT4190同步十進(jìn)制可逆計數(shù)器0d3d2d1d0d3d2d1d0101減法計數(shù)11保持100加法計數(shù)LDCTU/DCPD3D2D1D0Q3Q2Q1Q0CT4190邏輯功能表〔三〕TTL中規(guī)模集成十進(jìn)制計數(shù)器106第三節(jié)計數(shù)器CT4190管腳引線圖CT4190的功能〔1〕異步預(yù)置：當(dāng)LD＝0時，無論時鐘端CP處于什么形狀，都可將輸出端Q3～Q0預(yù)置成D3～D0端的輸入數(shù)d3～d0?！?〕堅持:當(dāng)LD＝1、CT＝1時，計數(shù)器堅持原來形狀不變?！?〕同步加/減法計數(shù)：當(dāng)LD＝1、CT＝0時，假設(shè)U/D=0，為加法計數(shù)；假設(shè)U/D＝1,為減法計數(shù)，片內(nèi)為并行進(jìn)位，所以是同步計數(shù)。D11Q12Q03CT4U/D5Q26Q37GND8911101213141516VCCD0CPCRCO/BOLDD2D3CT4190多一個行波時鐘輸出端107第三節(jié)計數(shù)器CT4190管腳引線圖〔4〕級間進(jìn)位/錯位。D11Q12Q03CT4U/D5Q26Q37GND8911101213141516VCCD0CPCRCO/BOLDD2D3CT4190多一個行波時鐘輸出端當(dāng)計數(shù)上溢(加法計數(shù))或下溢(減法計數(shù))時:進(jìn)位/錯位端CO/BO輸出一個寬度約為CP脈沖周期的高電平脈沖；而行波時鐘輸出端CR那么輸出一個寬度為CP低電平部分的低電平脈沖。因此利用CR端可以將N片CT4190級聯(lián)為N位十進(jìn)制同步計數(shù)器。108第三節(jié)計數(shù)器利用二進(jìn)制計數(shù)器或十進(jìn)制計數(shù)器外部不同方式的銜接可構(gòu)成恣意進(jìn)制計數(shù)器。反響置零法：利用計數(shù)器的清零端強(qiáng)迫計數(shù)器清零，電路跳過某些形狀，重新開場新一輪計數(shù)?？捎靡延械挠嫈?shù)器得出小于原進(jìn)制的計數(shù)器。討論如何構(gòu)成N進(jìn)制計數(shù)器?〔三〕恣意進(jìn)制計數(shù)器常有兩種方法：反響置數(shù)法：利用預(yù)置數(shù)復(fù)位。109第三節(jié)計數(shù)器&G進(jìn)位輸出1計數(shù)輸入1預(yù)置輸入D3Q3Q2Q1Q0D2D1D0CTPCTTCT4161CPCOLDCR(a)根本電路由4位二進(jìn)制同步計數(shù)器CT4161構(gòu)成的十進(jìn)制計數(shù)器。計數(shù)控制端與非門第十個計數(shù)脈沖來時0101000行波時鐘輸出端清零110第三節(jié)計數(shù)器圖(a)中，當(dāng)它的復(fù)位端CR＝0時，其輸出端Q3～Q0被全部清零。設(shè)計數(shù)器從0000開場計數(shù)，輸入第九個計數(shù)脈沖之后，計數(shù)器形狀為1001，第十個計數(shù)脈沖的上升沿使計數(shù)器形狀成為Q3Q2Q1Q0＝1010。此時與非門G的輸出為CR＝Q3·Q1＝0，使得計數(shù)器異步〔即與CP形狀無關(guān)〕清零，回到初始形狀，并從CO端輸出一個進(jìn)位信號。電路接線簡單，但可靠性比較差。動作稍慢的觸發(fā)器來不及復(fù)位,計數(shù)器不能正常清零。111第三節(jié)計數(shù)器RSQQ(b)改良方式根本R-S觸發(fā)器G&與非門利用根本R-S觸發(fā)器維持清零信號。1計數(shù)輸入1D3Q3Q2Q1Q0D2D1D0CTPCTTCT4161CPCOLDCR010100第十個計數(shù)脈沖來時00行波時鐘輸出端清零01112第三節(jié)計數(shù)器圖(b)改良方式當(dāng)?shù)谑畟€計數(shù)脈沖使計數(shù)器進(jìn)入1010形狀后，與非門G輸出低電平，使根本R-S觸發(fā)器復(fù)位，Q端輸出的低電平將使CT4161清零，這時雖然G門低電平輸出信號消逝，但根本R-S觸發(fā)器形狀不會發(fā)生改動，將維持清零信號。直到計數(shù)脈沖CP回到低電平，根本R-S觸發(fā)器被置1，計數(shù)器的清零信號才消逝。可靠性比較強(qiáng)。113第三節(jié)計數(shù)器[例7-3-2]分析二-五-十進(jìn)制計數(shù)器CT4090的邏輯功能。〔a〕邏輯圖RDR9(1)R9(2)&QJKQF1JKQF2QJKQF3RDRDRDSDSDQ1Q2Q3Q0QJKQF0R0(1)R0(2)&CCCCCP1CP0時鐘脈沖清零輸入置9輸入110110000110清零十進(jìn)制數(shù)9114第三節(jié)計數(shù)器110?000000計數(shù)000計數(shù)00計數(shù)00計數(shù)R0(1)R0(2)R9(1)R9(2)Q3Q2Q1Q0CT4090十進(jìn)制計數(shù)器的功能表01110010清零時，至少有一端為0，保證可靠清零115第三節(jié)計數(shù)器CP0Q0Q3Q1Q2141312111098134572R0(1)6CT4090GNDCP1R0(2)UCCR9(1)R9(2)〔b〕CT4090外引線陳列圖試分析：〔1〕只輸入計數(shù)脈沖CP0時，是幾進(jìn)制計數(shù)器？〔2〕只輸入計數(shù)脈沖CP1時，是幾進(jìn)制計數(shù)器？〔3〕將Q0端與CP1端銜接，輸入計數(shù)脈沖CP0，是幾進(jìn)制計數(shù)器？[例7-3-2]分析二-五-十進(jìn)制計數(shù)器CT4090的邏輯功能。116第三節(jié)計數(shù)器解：〔2〕只輸入計數(shù)脈沖CP1，由Q3、Q2、Q1端輸出，為五進(jìn)制加法計數(shù)器?！?〕各觸發(fā)器的J、K端的邏輯式是F0：J0＝1，K0＝1F1：J1＝Q3，K1＝1F2：J2＝1，K2＝1F3：J3＝Q2·Q1，K3＝1然后，從初始形狀0000開場逐漸由現(xiàn)形狀分析得出下一形狀，不斷分析到恢復(fù)初始形狀0000，可知是8421BCD碼十進(jìn)制計數(shù)器。〔1〕只輸入計數(shù)脈沖CP0，由Q0端輸出，F(xiàn)1～F3三位觸發(fā)器不用，為二進(jìn)制加法計數(shù)器。117第三節(jié)計數(shù)器1.計數(shù)器是一種運用非常廣泛的時序電路，除用于計數(shù)、分頻外，還廣泛用于數(shù)字丈量、運算和控制，從小型數(shù)字儀表，到大型數(shù)字電子計算機(jī)，幾乎無所不在，是現(xiàn)代數(shù)字系統(tǒng)中不可短少的組成部分。2.計數(shù)器可利用觸發(fā)器和門電路構(gòu)成。但在實踐任務(wù)中，主要是運用集成計數(shù)器。在用集成計數(shù)器構(gòu)成N進(jìn)制計數(shù)器時，需求利用清零端或置數(shù)控制端，讓電路跳過某些形狀電路，重新開場新一輪計數(shù)。歸納計數(shù)器118第四節(jié)數(shù)/模和模/數(shù)變換器一、數(shù)/模變換器二、模/數(shù)變換器119第四節(jié)數(shù)/模和模/數(shù)轉(zhuǎn)換器概述模擬量和數(shù)字量的相互轉(zhuǎn)換很重要。要運用計算機(jī)對某消費系統(tǒng)進(jìn)展控制，首先必需把模擬量轉(zhuǎn)換為數(shù)字量，才干送到計算機(jī)中進(jìn)展處置和運算；然后還要將處置和運算得出的數(shù)字量轉(zhuǎn)換為模擬量，才干驅(qū)動執(zhí)行機(jī)構(gòu)實現(xiàn)對被控制的模擬量進(jìn)展控制。1.轉(zhuǎn)換的意義ADC和DAC是溝通模擬電路和數(shù)字電路的橋梁，是計算機(jī)與外部設(shè)備的重要接口,也是數(shù)字丈量和數(shù)字控制系統(tǒng)的重要部件，運用非常廣泛。120第四節(jié)數(shù)/模和模/數(shù)轉(zhuǎn)換器數(shù)字接口被測對象傳感器微機(jī)模數(shù)轉(zhuǎn)換數(shù)字接口數(shù)模轉(zhuǎn)換功率放大伺服機(jī)構(gòu)自動控制系統(tǒng)表示圖數(shù)字信號模擬信號處置模擬電信號121第四節(jié)數(shù)/模和模/數(shù)轉(zhuǎn)換器模/數(shù)轉(zhuǎn)換器：能將模擬量轉(zhuǎn)換為數(shù)字量的電路，簡稱A/D轉(zhuǎn)換器或ADC。數(shù)/模轉(zhuǎn)換器：能將數(shù)字量轉(zhuǎn)換為模擬量的電路，簡稱D/A轉(zhuǎn)換器或DAC。Digital-AnalogCon