地磁強度測試儀系統(tǒng)硬件和軟件設(shè)計目錄第1章前言 51.1問題的提出 51.1.1研究背景 51.1.2研究意義 51.2系統(tǒng)設(shè)計方案選用 51.2.1前級放大部分 51.2.2可控增益放大部分 61.2.3功率放大部分 71.2.4有效值檢測部分 71.3系統(tǒng)功能設(shè)計要求 81.3.1地磁強度測試儀的基本原理 81.3.2設(shè)計目標 8第2章地磁強度測試儀系統(tǒng)硬件設(shè)計 102.1FPGA主板電路分析 102.1.1FPGA的選用 102.1.2時鐘模塊電路 102.1.3復(fù)位電路 112.1.4電源模塊 112.1.4晶振電路 122.2系統(tǒng)外設(shè)模塊電路 122.2.1蜂鳴器 122.2.2顯示器模塊 132.3線圈式磁場傳感器測量 132.3.1磁場探頭設(shè)計 132.3.2數(shù)字激磁電路設(shè)計 152.3.3磁場信號采集電路 152.4磁通門信號調(diào)理電路設(shè)計 162.4.1放大電路 162.4.2濾波器設(shè)計 172.3.5有效值檢測模塊 172.4.3頻率補償電路 182.4.4振蕩電路設(shè)計 18第3章軟件程序設(shè)計與仿真 203.1EDA概述 203.1.1VHDL 203.1.2開發(fā)軟件 203.2主流程仿真設(shè)計 203.2.1A/D轉(zhuǎn)換值處理 203.2.2分頻模塊仿真 213.2.3鍵盤模塊仿真 223.2.4顯示模塊仿真 223.2.5激勵模塊 233.2.6D/A控制模塊的設(shè)計 233.3仿真驗證敘述及效果分析 243.3.1仿真電路 243.3.2仿真運行結(jié)果 27結(jié)論 28參考文獻 29第1章前言1.1問題的提出1.1.1研究背景磁場測量在國防安全、軍事技術(shù)、工程、環(huán)境、考古、資源勘查、醫(yī)學(xué)診斷等領(lǐng)域均有著重要的意義。在這些電子設(shè)備中，放大電路的作用是將微弱的信號放大，以便于人們測量和利用。至今，在信息技術(shù)和微電子技術(shù)的不斷發(fā)展中，鑒于地磁信號特別微弱,輸出阻抗較高,而且一般均包含直流成分，在地磁信號的采集過程當(dāng)中還易受到肌電，心電等其他電生理信號以及周圍電磁環(huán)境的干擾。地磁強度測試儀以其低噪聲、低非線性失真以及良好的匹配性等特點，成為現(xiàn)代通信系統(tǒng)中的一種極為重要的放大器類型，在地磁信號監(jiān)測系統(tǒng)中，地磁強度測試儀也同樣占有重要地位。在許多生物電信號測試、高精度電位測量和物理電測量過程中，常常需要對一些高內(nèi)阻、弱信號傳感器的輸出信號進行放大處理。處理的信息從直流成分到幾十赫茲帶寬內(nèi)，幾乎所有生物電信號的頻率范圍內(nèi)都混有工頻信號和工頻諧波干擾，因此設(shè)計地磁強度測試儀是很有現(xiàn)實意義的。1.1.2研究意義隨著社會生產(chǎn)力的發(fā)展，斬波技術(shù)也得到了迅猛的發(fā)展，技術(shù)也越來越成熟。而且人們在日常生活中需要隨時隨地準確的傳遞多媒體信息，地磁強度測試儀又是上述通信系統(tǒng)和其它電子系統(tǒng)必不可少的一部分，其得到了廣泛的應(yīng)用。因此，地磁強度測試儀在地磁檢測系統(tǒng)中有著非常重要的作用，也有著非常好的市場前景。為此，進行地磁強度測試儀的研究極具現(xiàn)實意義。本文設(shè)計的系統(tǒng)成本低廉，拓展了直流地磁強度測試儀在其技術(shù)領(lǐng)域的用途，可以滿足一般生產(chǎn)科研實驗要求，也可應(yīng)用于多種場合，具有推廣性。1.2系統(tǒng)設(shè)計方案選用本設(shè)計由三個模塊電路構(gòu)成：前級放大電路(帶AGC部分)、后級放大電路和單片機顯示與控制模塊。1.2.1前級放大部分使用斬波運算放大器，采用場效應(yīng)管作AGC控制可以達到很高的頻率和很低的噪聲，并能提高輸入阻抗。由于場效應(yīng)管放大器的輸入阻抗很高，因此耦合電容可以容量較小，不必使用電解電容器。當(dāng)輸入端為高電平時，N溝道MOS場效應(yīng)管導(dǎo)通，輸出端與電源地接通。在該電路中，P溝道MOS場效應(yīng)管和N溝道MOS場效應(yīng)管總是在相反的狀態(tài)下工作，其相位輸入端和輸出端相反。場效應(yīng)管工作在可變電阻區(qū)，輸出信號取自電阻與V場效應(yīng)管與對的分壓。圖1.1場效應(yīng)示意圖1.2.2可控增益放大部分直接選擇可控增益放大器AD603實現(xiàn)，用電壓控制增益，便于單片機控制。AD603由一個可通過外部反饋電路設(shè)置固定增益GF（31.07~51.07）的放大器、0~-42.14dB的斬波精密無源衰減器和40dB/V的線性增益控制電路構(gòu)成。在1MHz斬波，最大不失真輸出為1Vrms時，輸出x信噪比為86.6dB。其內(nèi)部有梯形電阻網(wǎng)絡(luò)和固定增益放大器構(gòu)成，加在其梯形網(wǎng)絡(luò)輸入端的信號經(jīng)衰減后，由固定增益放大器輸出，衰減量是由加在增益控制接口的參考電壓決定；而這個參考電壓可通過單片機進行運算被控制D/A轉(zhuǎn)換器輸出控制電壓得到，從而實現(xiàn)精準的控制。此外AD603能提供30MHz以上的帶寬，兩級級聯(lián)后得到40dB以上的增益，這種電路有優(yōu)點電路集成度高，條理清晰，控制方便，易于數(shù)字化處理。圖1.2增益電路圖1.2.3功率放大部分采用高速、地磁強度測試儀AD811作為后級放大。帶寬可以從30MHz到180MHz的調(diào)整V型和BW引腳之間連接一個電阻。電壓轉(zhuǎn)換速率為2500V/us。輸入阻抗為1.5兆歐，輸出阻抗為11歐姆。采用±15V電源、負載為200歐姆時，輸出的電壓峰峰值可以達到25V，有較強的后級驅(qū)動能力，因此常用于功率放大電路中。采用AD811實現(xiàn)的另一種簡單功率放大電路如圖3-25所示，通過采用兩片AD811組成橋式功率放大，驅(qū)動后級負載。AD811的單位增益帶寬為140MHZ，擺率為2500V/uS，輸出電流可達100mA，采用集成運放電路簡單，干擾較少，很容易實現(xiàn)放大器的穩(wěn)定性和帶內(nèi)幅度穩(wěn)定的要求；該方案硬件、軟件簡單，精度也很高。圖1.3橋式功率放大電路1.2.4有效值檢測部分采用集成真有效值變換芯片AD637，斬波寬允許測量200mV均方根、頻率最高達600kHz的輸入信號以及1V均方根以上、頻率最高達8MHz的輸入信號。AD637可以對輸出電平信號的以dB形式指示，可以測出任意波形交變信號的有效值。AD637的輸入電路受到保護，可以承受高于電源電平的過載電壓。如果電源電壓喪失，輸入信號不會損壞輸入端。芯片AD637外圍器件少、頻帶寬，輸出有效值用A/D采樣來進行單片機處理。取樣回來的輸出電壓經(jīng)過二極管和電容進行峰值檢波，并經(jīng)過高精度運算放大器進行衰減和保持后輸入A/D轉(zhuǎn)換器轉(zhuǎn)換為數(shù)字信號進行顯示，這樣精度可以得到保證，不過會有一定的管壓降，使用檢波用肖特基二極管大概會有0.2V壓降，完全可以通過單片機進行顯示上的補償。1.3系統(tǒng)功能設(shè)計要求1.3.1地磁強度測試儀的基本原理該地磁信號強度測試儀的基本工作原理是利用FPGA單片機作為微控制器。通過有效值檢波電路，將輸出電壓的有效值經(jīng)過AD轉(zhuǎn)換電路，把輸出模擬電壓有效值轉(zhuǎn)換成數(shù)字信號，送給微控制器處理并顯示。輸入信號經(jīng)前級放大后經(jīng)一個射隨器進入可控增益放大，其放大倍數(shù)由單片機通過D/A轉(zhuǎn)換器調(diào)整AD603的控制電壓Vg。輸出電壓經(jīng)有效值檢波得到峰值電壓并反饋到單片機，經(jīng)運算和線性補償?shù)玫接行е担瑫r由單片機推到液晶顯示出來。經(jīng)微控制器數(shù)據(jù)處理后，通過D/A輸出的電壓值調(diào)節(jié)程控放大器的放大倍數(shù)，使輸出值達到預(yù)設(shè)值，從而形成一個閉環(huán)控制系統(tǒng)。1.3.2設(shè)計目標本文預(yù)設(shè)計并制作一個地磁強度測試儀，系統(tǒng)指標具體要求如下所示：1、輸入阻抗不小于100Ω的情況下進一步增大輸入阻抗，單端輸入，輸入電壓范圍:5mV-20mV。2、輸出阻抗不小于800Ω的情況下進一步減小輸出阻抗，單端輸出，輸出電壓大于或等于2V。3、3dB通頻帶0-5MHz，在0-5MHz頻率內(nèi)增益起伏至小于或等于1dB;進一步展寬通頻帶（0-10MHz），并使得輸出信號波形無明顯失真。4、最大增益呈60dB，增益可調(diào)范圍0-30dB。圖1.4整體設(shè)計方案結(jié)構(gòu)圖第2章地磁強度測試儀系統(tǒng)硬件設(shè)計2.1FPGA主板電路分析2.1.1FPGA的選用FPGA的可編程實際上是改變了CLB和IOB的觸發(fā)器狀態(tài)，目前主流FPGA都采用了基于SRAM工藝的查找表結(jié)構(gòu)，也有一些軍品和航天級FPGA采用Flash或者熔絲與反熔絲工藝的查找表結(jié)構(gòu)。在Altera公司的SRAMLUT結(jié)構(gòu)的FPGA器件中，F(xiàn)PGA可使用6種配置模式，這些模式通過FPGA上的兩個模式選擇引腳MSEL1和MSEL0上設(shè)定的電平來決定。在載入配置數(shù)據(jù)的過程中，嵌入在配置文件中的CRC值與在FPGA值中計算的CRC值比較。本次FPGA芯片運用的是低電平復(fù)位，同時也會對上電復(fù)位和手動復(fù)位進行支持操作，在按下RESET之后會會產(chǎn)生低電平（圖2-1）。最小系統(tǒng)設(shè)計時將FPGA的所有I/O口全部引到外部接口，實現(xiàn)了接口開放化，方便在設(shè)計上任意使用。由于晶片機械振動的振幅和交變電場的振幅非常微小，所以該電阻的大小變化，不會引起晶振輸出頻率的改變。2.1.2時鐘模塊電路FPGA內(nèi)部沒振蕩電路，使用有源晶振是比較理想的選擇。當(dāng)輸入時鐘頻率較低時，可以使用FPGA的內(nèi)部PLL調(diào)整FPGA所需的系統(tǒng)時鐘，使系統(tǒng)運行速度更快。核心板包含一個50MHz的有源晶振作為系統(tǒng)的時鐘源。為了得到一個穩(wěn)定、精確的時鐘頻率，有源晶振的供電電源經(jīng)過了LC濾波。圖2.1系統(tǒng)時鐘電路圖2.1.3復(fù)位電路FPGA的復(fù)位引腳（Reset）連接高電平超過兩個機器周期，即可產(chǎn)生復(fù)位的動作。以12MHz的始終脈沖為例，每個時鐘脈沖為1/12μs，2個機器周期為2μs。在運行中，外界干擾等因素可使FPGA的程序陷入死循環(huán)狀態(tài)或跑飛。為擺脫困境，可將FPGA復(fù)位，以重新啟動。因此，可在FPGA復(fù)位引腳上連接一個可讓該引腳上產(chǎn)生一個2μs以上的高電平脈沖，即可產(chǎn)生復(fù)位的工作，如圖2.2所示。其中電容兩端并接的按鈕開關(guān)的作用是手動強制復(fù)位。圖2.2復(fù)位電路隨時間的增加，電容上面的電壓值慢慢增大，而RST引腳上的電壓值逐漸降低，當(dāng)RST引腳的電壓值降低至低電平時，89S51FPGA恢復(fù)到正常狀態(tài)，稱為上電復(fù)位。2.1.4電源模塊采用3節(jié)5號電池進行供電，由J10接入，其中前后兩組電容用來去耦濾波，使其供給芯片的電源更加干凈平滑。為了獲得標準的3.3伏電壓，在電路上加入SPY0029三端穩(wěn)壓器和兩個二極管，是為了防止誤將電源接反造成不必要損失而設(shè)置的。在操作過程中千萬不要將電源接反，因為反向電壓超過一定值，二極管將會被損壞，達不到保護的目的。圖2.3電源模塊2.1.4晶振電路眾所周知，單片機的正常運行離不開時鐘元件產(chǎn)生的時鐘頻率。而常用的時鐘元件為晶體振蕩器，其產(chǎn)生的晶振是單片機所有指令正常執(zhí)行的前提陸智超，趙旦峰，朱鐵林.一種MSK調(diào)制解調(diào)器的硬件實現(xiàn)方案[J].黑龍江科技信息.2015(05)。這時的時鐘電路需要外界的定時原件來加以輔助，外部原件可通過XT2的進出兩個端口與電路連接，從而產(chǎn)生自激振蕩。這個外部原件一般都是一個并聯(lián)諧振電路，其中包含石英晶振和瓷片電容。其電路圖如下3-5所示。陸智超，趙旦峰，朱鐵林.一種MSK調(diào)制解調(diào)器的硬件實現(xiàn)方案[J].黑龍江科技信息.2015(05)圖2.4單片機晶振電路2.2系統(tǒng)外設(shè)模塊電路2.2.1蜂鳴器采用壓電式蜂鳴器，壓電式蜂鳴器主要由多諧振蕩器、壓電蜂鳴片、阻抗匹配器及共鳴箱、外殼等組成。多諧振蕩器由晶體管或集成電路構(gòu)成，當(dāng)接通電源后（1.5-15V直流工作電壓），多諧振蕩器起振，輸出1.5～2.5kHZ的音頻信號，阻抗匹配器推動壓電蜂鳴片發(fā)聲。圖2.5音頻輸出電路圖2.2.2顯示器模塊最簡單的顯示器可以使LED發(fā)光二極管，給出一個簡單的開關(guān)量信息，為了實時的得到測量結(jié)果，該系統(tǒng)的人機接口就是液晶顯示。其內(nèi)部含七對達林頓放大管，其主要功能:當(dāng)輸入為高電平時，輸出為低電平；輸入為低電平時，輸出為高電平。每個時鐘信號的上升沿加到CP端時，移位寄存器移一位，8個時鐘脈沖過后，8為二進制數(shù)個部移入74LS164中，MR為復(fù)位端，當(dāng)該位為低電平時，移位寄存器各位復(fù)O。當(dāng)它為高電平時時鐘脈沖才起作用。圖2.6顯示電路2.3線圈式磁場傳感器測量2.3.1磁場探頭設(shè)計要準確的測量出所測點的磁場，磁場探頭的設(shè)計就顯得尤為重要。當(dāng)線圈涉及的區(qū)域過大時，耦合到線圈內(nèi)部的磁通量為其體積內(nèi)的平均值，不能準確反映出所測磁場的測量值，所以線圈的截面積要盡可能小，使線圈所限范圍內(nèi)的磁場能被看作是均勻的。但是如果線圈的截面積太小，又會降低測量的靈敏度。圖2.7磁通門探頭的結(jié)構(gòu)2.3.2數(shù)字激磁電路設(shè)計根據(jù)磁通門的工作原理，磁通門的探頭需要給激磁線圈通入一定頻率的交變電流，以使探頭達到周期性過飽和，這個交變電流就是所謂的激磁信號。通常激磁信號有正弦波、方波和三角波?？紤]到方波較易實現(xiàn)數(shù)字化，所以本系統(tǒng)采用方波激勵。磁通門激磁電路包括頻率源和功率放大電路。頻率源用來產(chǎn)生頻率穩(wěn)定的信號，系統(tǒng)選用單片機產(chǎn)生的波形作為頻率源。功率放大電路選用高精度、低噪聲的運算放大器。激磁電路如圖所示。圖2.8激磁電路由于激磁頻率是有單片機的定時器產(chǎn)生的，故該頻率是程序可調(diào)的。當(dāng)更換探頭時，能很方便地改變探頭的最佳激磁頻率。2.3.3磁場信號采集電路由于磁通門處理電路輸出的是模擬的電壓信號，為了便于單片機進行數(shù)字化處理，所以需要先將模擬信號進行A/D采樣，轉(zhuǎn)化為數(shù)字電平。AD7705順應(yīng)了集成化、;高精度、多功能、自動補償和自動校準的發(fā)展要求，集放大、濾波和A/D轉(zhuǎn)換單元于一體，只需接晶體振蕩器、精密基準源和少量去耦電容即可連續(xù)進行A/D轉(zhuǎn)換。因此本次設(shè)計中AD7705的數(shù)字電源采用5V供電，既避免了控制信號的電平轉(zhuǎn)換和兩個電源之間不必要的干擾，又減少了硬件電路所采用的器件。由于系統(tǒng)的測量范圍是，而系統(tǒng)分辨率要達到，如果用內(nèi)部自帶的電壓基準顯然不夠，所以設(shè)計運用了一塊專門的電壓基準芯片LM4040提供高精度的4.09V電壓基準。圖2.9磁場信號采集電路2.4磁通門信號調(diào)理電路設(shè)計2.4.1放大電路為了產(chǎn)生較大的磁場，需要使用大電流來激勵線圈，因此必須對激勵信號進行功率放大。一般的，采用功率運放來對信號進行功率放大。放大電路是對差分信號進行放大，而對共模信號進行抑制，且其具有抗干擾能力強，漂移小、級與級之間易于直接耦合等優(yōu)點。圖2.10差分放大電路上圖中管為差分放大電路提供穩(wěn)定的電流，與管作為差分輸入對管，而電流源、作為負載，這種電路結(jié)構(gòu)是實際電路設(shè)計中使用最廣泛的一種電路結(jié)構(gòu)，是把差分放大電路的雙端輸出轉(zhuǎn)換成單端輸出的一種行之有效的電路結(jié)構(gòu)。第一級運算放大器的作用是將DAC0832輸出的電流信號轉(zhuǎn)化為電壓信號V1，第二級運算放大器的作用是將V1通過反向放大電路放大-（R2/R1）倍。在第二個運算放大器的輸出端連了一個20K的電位器。通過電位器來調(diào)節(jié)波形振幅的大小，同時在輸出端接到地磁強度測試儀的輸入端，通過地磁強度測試儀觀察產(chǎn)生的波形。2.4.2濾波器設(shè)計在本設(shè)計中，由于信號頻率較低，因此濾波器設(shè)計成為本電路的關(guān)鍵。為了滿足題目帶寬要求，同時抑制高頻干擾。在可控增益放大部分之后加入一個低通濾波器。低通濾波器采用一個無源LC濾波器，它是利用電容和電感元件的電抗隨頻率的變化而變化的原理構(gòu)成的。為了使通帶內(nèi)的信盡量平坦，選用通帶比較平坦的巴特沃斯濾波器。2.3.5有效值檢測模塊幅值的檢測主要通過有效值檢測芯片AD637實現(xiàn)，它可以測量任意波形的有效值。AD637是有效值/直流變換芯片，它可測量的有效值可達到7V，精度優(yōu)于0.5％，準確度為±0.05%RDG＋0.25mV，輸入阻抗為100M?，且外圍電路少，頻帶寬。但是該器件不適合測量高于8Mhz的信號。AD637通過檢測13腳的輸入信號得到其有效值，再將其有效值通過A/D轉(zhuǎn)換芯片TLC5510，轉(zhuǎn)換成數(shù)字信號，送給控制器處理。真有效值檢測電路圖如圖2.11所示。圖2.11真有效值檢測電路2.4.3頻率補償電路從傳感器檢測到的交變磁場信號轉(zhuǎn)化為電壓信號首先需送入電壓跟隨器，起到緩沖的作用。本文設(shè)計采用的頻率補償為接入電容與電阻串聯(lián)的方式，其電路圖如圖3.2所示，其中電阻是由NMOS管組成，Vout1接輸入差分放大電路的輸出，Vf接多級放大器的第二級。圖2.12頻率補償電路圖2.4.4振蕩電路設(shè)計本設(shè)計的振蕩電路采用RC振蕩電路，如圖2.13所示可以將振蕩電路分為三部分:第一部分是正弦振蕩電路，將采用RC環(huán)形多諧振蕩器，在簡單環(huán)形振蕩電路中引進RC電路作為延時環(huán)節(jié)，形成RC環(huán)形多諧振蕩器。第二部分是產(chǎn)生方波，由正弦波到方波可以通過與非門再經(jīng)過非門反向得到。第三部分是三角波產(chǎn)生，三角波可以通過一個積分電路對方波進行積分得到。圖2.13振蕩電路的總體框圖在數(shù)字電路中常采用多諧振蕩器的矩形波作為系統(tǒng)的時鐘脈沖，調(diào)節(jié)系統(tǒng)的狀態(tài)變化，也可以用來計數(shù)。RC環(huán)形多諧振蕩器由三個非門和電阻、電容元件就可以組成。第3章軟件程序設(shè)計與仿真3.1EDA概述3.1.1VHDLVHDL已經(jīng)成為系統(tǒng)描述的國際公認標準，得到眾多EDA公司的支持，越來越多的硬件設(shè)計者使用VHDL描述數(shù)字系統(tǒng)。各種硬件描述語言中，VHDL

的抽象描述能力最強，因此運用VHDL進行復(fù)雜電路設(shè)計時，往往采用自頂向下結(jié)構(gòu)化的設(shè)計方法。3.1.2開發(fā)軟件在設(shè)計中，本人用的開發(fā)軟件是QuartusII。QuartusII作為一種可編程邏輯的設(shè)計環(huán)境,由于其強大的設(shè)計能力和直觀易用的接口，越來越受到數(shù)字系統(tǒng)設(shè)計者的歡迎。QuarttusII不僅支持VHDL、Verilog、AHDL語言，原理圖的設(shè)計，且支持多種語言嵌套使用。能直接調(diào)用這些工具。QuartusⅡ編譯器的主要任務(wù)是對設(shè)計項目進行檢查并完成邏輯綜合，同時將項目最終設(shè)計結(jié)果生成器件的下載文件。3.2主流程仿真設(shè)計3.2.1A/D轉(zhuǎn)換值處理如圖3-1可知，當(dāng)有溫度數(shù)據(jù)采樣到時，調(diào)用溫度均值處理程序，以防在采樣過程中外界干擾而造成采樣數(shù)據(jù)的不準確。然后確定溫度系數(shù)，使采樣轉(zhuǎn)換得到的電壓信號轉(zhuǎn)換成溫度值，并進行十進制轉(zhuǎn)換，用于顯示和PID計算。其中均值處理是一個比較重要的過程，是A/D轉(zhuǎn)換前必須進行的工作。圖3.1A/D處理流程圖3.2.2分頻模塊仿真通過設(shè)置功能仿真，檢查代碼的正確性。由于FPGA內(nèi)部提供的時鐘信號頻率大約為50MHz，在這需要將它轉(zhuǎn)化成1Hz的標準時鐘信號供數(shù)字鐘的計時顯示；在此采用了級聯(lián)分頻法。圖3.2分頻模塊波形仿真圖右上圖可以知道，計數(shù)寄存器count累加到23999時，重新變?yōu)?，共計數(shù)了24000個值。觸發(fā)clk1跳變，使得count1加一，count1累加到499的時候，下一個數(shù)據(jù)為0，共計數(shù)500個值。所以，sec信號的頻率為1Hz，滿足設(shè)計要求。3.2.3鍵盤模塊仿真鍵盤模塊的脈沖輸入來自分頻模塊。其中，輸入端口為兩位二進制數(shù)，分別接兩個按鍵，來對預(yù)設(shè)溫度進行加減調(diào)控。輸出有兩個端口，xianshi端口作為保留端口，存儲著當(dāng)前預(yù)設(shè)溫度的數(shù)值，可外接顯示設(shè)備。圖3.3按鍵模塊仿真圖圖中，shuru（1）為頻率減按鍵，shuru（0）為頻率加按鍵，相應(yīng)的預(yù)設(shè)溫度對應(yīng)相應(yīng)的ADC0809輸出值，由圖2得，當(dāng)預(yù)設(shè)頻率為15.625KHz時，對應(yīng)換算后的ADC0809輸出數(shù)據(jù)為97，與計算相符。鍵盤輸入模塊工作正常。3.2.4顯示模塊仿真編譯程序，進行功能仿真，記錄仿真圖形：圖3.4顯示模塊仿真圖通過上面的圖可以知道，LED數(shù)碼管是通過掃描的方式實現(xiàn)數(shù)據(jù)更新，通過dig，seg寄存器的數(shù)據(jù)可以知道，數(shù)據(jù)能正常顯示，滿足設(shè)計要求。3.2.5激勵模塊激勵模塊的作用是產(chǎn)生一個激勵信號，用來激勵傳感頭產(chǎn)生磁通門信號，它其實就是系統(tǒng)時鐘的一個分頻信號。系統(tǒng)時鐘頻率為50MHz，因此對它進行3200分頻就能得到頻率為15.625KHz的激勵信號。用Modelsim仿真軟件對激勵模塊進行仿真，得到的仿真時序圖如圖3.5：圖3.5激勵模塊仿真時序由圖3.5可見，產(chǎn)生的激勵信號的周期為64us，也就是頻率為15.625KHz，符合設(shè)計要求。3.2.6D/A控制模塊的設(shè)計本設(shè)計選用的AD7849只有串行接口工作方式，它的工作時序圖如圖3.6：圖3.6AD7849工作時序SYNC的上升沿距第16個SCLK的下降沿最小距離為70ns。CLR為清零輸入，高電平時它將模擬輸出清零，本文使CLR保持低電平。D/A控制模塊經(jīng)過QuartusII綜合后得到RTL視圖如圖3.7。圖3.7D/A控制模塊仿真時序3.3仿真驗證敘述及效果分析3.3.1仿真電路根據(jù)電路原理圖，在Multisim里畫好設(shè)計好的電路原理圖，畫好電路原理圖之后運用Multisim軟件進行仿真。但仿真軟件所設(shè)定的數(shù)據(jù)以及仿真所出的波形只能作為一個參考，在實際應(yīng)用中應(yīng)注意修改。仿真原理圖如圖3.8所示。圖3.8仿真電路原理圖取電感L1，L2的值為0.33UH0.1UH，只要開環(huán)增益A>1，即可起振。若使振蕩頻率f=8MHz，有公式ω=1/得，此時電容C=800PF。為保證三極管能夠正常放大，要合理設(shè)置靜態(tài)偏置，取R1=10kΩ，R2=100kΩ，Vb=R2/（R1+R2），Ve=Vb-0.7，Ve=5V，Ve>Vb>Vc，發(fā)射級正偏，集電極反偏，三極管處于放大區(qū)。為了防止高頻信號干擾直流電源，故接一濾波電容C5以消除影響。由于頻率較高，如果在輸出端直接接地磁強度測試儀，由于地磁強度測試儀電容的影響，振蕩回路頻率將發(fā)生變化。為了減少地磁強度測試儀對振蕩回路的影響，故加入射級跟隨器。旁路電容C4、C6均取0.1uf，起到隔直通交的作用。仿真地磁強度測試儀顯示如圖3.9：圖3.98MHZ波形顯示加入緩沖級之后的仿真結(jié)果，可以看出正弦波明顯變得平滑，失真度變小，且輸出電壓峰峰值接近2V，但頻率未變，基本滿足實驗要求。修改參數(shù)可以使震蕩頻率達到20MHZ，但是信號質(zhì)量不好，有嚴重的失真。原理圖如下圖3.10。圖3.1020MHZOTA振蕩器原理圖仿真地磁強度測試儀顯示如下。圖3.11地磁強度測試儀顯示圖3.1220MHZ信號質(zhì)量圖3.138MHZ信號質(zhì)量當(dāng)電容C很小時，輸出頻率可以達到很高（20MZH），但是輸出波形產(chǎn)生了越來越明顯的失真，如上圖所示。這說明OTA正弦波振蕩器在很高振蕩頻率狀態(tài)下的反饋電壓中高次諧波分量較多，導(dǎo)致輸出波形差李靜，劉輝華.超低電壓正交壓控振蕩器設(shè)計[J].微電子學(xué)與計算機.2014(02)李靜，劉輝華.超低電壓正交壓控振蕩器設(shè)計[J].微電子學(xué)與計算機.2014(02)3.3.2仿真運行結(jié)果圖3.14仿真波形如圖3.14所示，經(jīng)過調(diào)節(jié)三極管靜態(tài)工作點、反饋元件、和震蕩回路可調(diào)電容，得出以上比較好的輸出波形。但這個仿真工具和實際會有所差別，所調(diào)試出的數(shù)