第8章存儲器和可編程邏輯器件簡介8.1.3存儲器的應(yīng)用

1.存儲器容量的擴(kuò)展

8.1.1隨機(jī)存取存儲器（RAM）8.1半導(dǎo)體存儲器

返回結(jié)束放映3/2/20241復(fù)習(xí)A/D轉(zhuǎn)換的步驟？取樣定理？量化誤差是不可避免的嗎？如何減小量化誤差？3/2/20242第8章存儲器和可編程邏輯器件簡介

本章內(nèi)容：隨機(jī)存取存儲器RAM和只讀存儲器ROM的結(jié)構(gòu)、工作原理及存儲器容量擴(kuò)展的方法；可編程陣列邏輯PAL、通用陣列GAL的結(jié)構(gòu)與特點(diǎn)；

CPLD和FPGA的結(jié)構(gòu)特點(diǎn)；可編程邏輯器件的開發(fā)與應(yīng)用技術(shù)。

3/2/202438.1半導(dǎo)體存儲器

數(shù)字系統(tǒng)中用于存儲大量二進(jìn)制信息的器件是存儲器。穿孔卡片→紙帶→磁芯存儲器→半導(dǎo)體存儲器半導(dǎo)體存儲器的優(yōu)點(diǎn)：容量大、體積小、功耗低、存取速度快、使用壽命長等。

半導(dǎo)體存儲器按照內(nèi)部信息的存取方式不同分為兩大類：

1、只讀存儲器ROM。用于存放永久性的、不變的數(shù)據(jù)。

2、隨機(jī)存取存儲器RAM。用于存放一些臨時性的數(shù)據(jù)或中間結(jié)果，需要經(jīng)常改變存儲內(nèi)容。3/2/202448.1.1隨機(jī)存取存儲器（RAM）

隨機(jī)存取存儲器又叫隨機(jī)讀/寫存儲器，簡稱RAM，指的是可以從任意選定的單元讀出數(shù)據(jù)，或?qū)?shù)據(jù)寫入任意選定的存儲單元。

優(yōu)點(diǎn)：讀寫方便，使用靈活。

缺點(diǎn)：掉電丟失信息。

返回

分類：

SRAM（靜態(tài)隨機(jī)存取存儲器）

DRAM（動態(tài)隨機(jī)存取存儲器）3/2/202451.RAM的結(jié)構(gòu)和讀寫原理

（1）RAM的結(jié)構(gòu)框圖圖8-1RAM的結(jié)構(gòu)框圖I/O端畫雙箭是因為數(shù)據(jù)即可由此端口讀出，也可寫入3/2/20246

①存儲矩陣共有28（＝256）行×24（＝16）列共212（＝4096）個信息單元（即字）每個信息單元有k位二進(jìn)制數(shù)（1或0）存儲器中存儲單元的數(shù)量稱為存儲容量（＝字?jǐn)?shù)×位數(shù)k）。

3/2/20247

②地址譯碼器

行地址譯碼器：輸入8位行地址碼，輸出256條行選擇線（用x表示）

列地址譯碼器：輸入4位列地址碼，輸出16條列選擇線（用Y表示）3/2/20248③讀寫控制電路

當(dāng)R/W

=0時，進(jìn)行寫入(Write)數(shù)據(jù)操作。當(dāng)R/W=1時，進(jìn)行讀出(Read)數(shù)據(jù)操作。

3/2/20249

圖8-2RAM存儲矩陣的示意圖

2564（256個字，每個字4位）RAM存儲矩陣的示意圖。如果X0＝Y(jié)0＝1，則選中第一個信息單元的4個存儲單元，可以對這4個存儲單元進(jìn)行讀出或?qū)懭搿?/p>

3/2/202410（2）RAM

的讀寫原理（以圖8－1為例）當(dāng)CS=０時，RAM被選中工作。若

A11A10A9A8A7A6A5A4A3A2A1A0=000000000000

表示選中列地址為A11A10A9A8=0000、行地址為A7A6A5A4A3A2A1A0=00000000的存儲單元。此時只有X0和Y0為有效，則選中第一個信息單元的k個存儲單元，可以對這k個存儲單元進(jìn)行讀出或?qū)懭搿?/p>

3/2/202411若此時R/W＝1，則執(zhí)行讀操作，將所選存儲單元中的數(shù)據(jù)送到I/O端上。若此時R/W=0時，進(jìn)行寫入數(shù)據(jù)操作。當(dāng)CS=1時，不能對RAM進(jìn)行讀寫操作，所有端均為高阻態(tài)。3/2/202412

（3）RAM的存儲單元按工作原理分為：

靜態(tài)存儲單元：利用基本RS觸發(fā)器存儲信息。保存的信息不易丟失。

動態(tài)存儲單元：利用MOS的柵極電容來存儲信息。由于電容的容量很小，以及漏電流的存在，為了保持信息，必須定時給電容充電，通常稱為刷新。3/2/2024132.靜態(tài)讀寫存儲器（SRAM）集成電路6264簡介采用CMOS工藝制成，存儲容量為8K×8位，典型存取時間為100ns、電源電壓＋5V、工作電流40mA、維持電壓為2V，維持電流為2μA。

8K=213，有13條地址線A0~A12；

每字有８位，有８條數(shù)據(jù)線I/O0～I(xiàn)/O7；圖8-36264引腳圖

四條控制線

3/2/202414

表8-１6264的工作方式表

3.Intel2114A是1K字×4位SRAM，它是雙列直插18腳封裝器件，采用5V供電，與TTL電平完全兼容。

4.Intel2116是16K×1位動態(tài)存儲器（DRAM），是典型的單管動態(tài)存儲芯片。它是雙列直插16腳封裝器件，采用+12V和±

5V三組電源供電，其邏輯電平與TTL兼容。3/2/2024158.1.3

存儲器的應(yīng)用1.

存儲器容量的擴(kuò)展

存儲器的容量：字?jǐn)?shù)×位數(shù)

⑴位擴(kuò)展（即字長擴(kuò)展）：將多片存儲器經(jīng)適當(dāng)?shù)倪B接，組成位數(shù)增多、字?jǐn)?shù)不變的存儲器。方法：用同一地址信號控制n個相同字?jǐn)?shù)的RAM。返回3/2/202416例：將256×1的RAM擴(kuò)展為

256×8的RAM。將8塊256×1的RAM的所有地址線和CS（片選線）分別對應(yīng)并接在一起，而每一片的位輸出作為整個RAM輸出的一位。3/2/202417256×8RAM需256×1RAM的芯片數(shù)為：圖8-10RAM位擴(kuò)展

將256×1的RAM擴(kuò)展為256×8的RAM3/2/202418

⑵

字?jǐn)U展將多片存儲器經(jīng)適當(dāng)?shù)倪B接，組成字?jǐn)?shù)更多，而位數(shù)不變的存儲器。例：由1024×8的

RAM擴(kuò)展為4096×8的RAM。共需四片1024×8的RAM芯片。

1024×8的

RAM有10根地址輸入線A9～A0。

4096×8的RAM有12根地址輸入線A11～A0。選用2線-4線譯碼器，將輸入接高位地址A11、A10，輸出分別控制四片RAM的片選端。

3/2/202419

圖8-11RAM字?jǐn)U展

由1024×8的

RAM擴(kuò)展為4096×8的RAM3/2/202420

(3)字位擴(kuò)展例：將1024×4的RAM擴(kuò)展為2048×8RAM。位擴(kuò)展需2片芯片，字?jǐn)U展需2片芯片，共需4片芯片。字?jǐn)U展只增加一條地址輸入線A10