第六章時序邏輯電路內(nèi)容提要

本章主要介紹時序邏輯電路的工作原理和分析方法及設(shè)計方法。首先講述時序邏輯電路的功能及結(jié)構(gòu)特點、分析方法和步驟，然后具體介紹寄存器、計數(shù)器等各類時序邏輯電路的工作原理和使用方法，最后介紹時序邏輯電路的設(shè)計方法。本章重點是計數(shù)器的分析和設(shè)計P259本章主要內(nèi)容6.1概述6.2時序邏輯電路的分析方法6.3若干常用的時序邏輯電路6.4時序邏輯電路的設(shè)計方法6.5時序邏輯電路中的競爭－冒險現(xiàn)象6.1概述一、時序邏輯電路：二、時序邏輯電路的構(gòu)成及結(jié)構(gòu)特點：

在任意時刻的輸出信號不僅取決于當(dāng)時的輸入信號，而且還取決于電路原來的狀態(tài)。

時序邏輯電路的構(gòu)成可用圖6.1.1所示框圖表示圖6.1.1P259-260時序邏輯電路的特點：1.時序邏輯電路包含組合邏輯電路和存儲電路兩個部分；圖6.1.12.存儲電路的輸出狀態(tài)必須反饋到組合電路的輸入端，與輸入信號一起，共同決定組合邏輯電路的輸出。P260時序邏輯電路可以用下面三個方程組來描述圖6.1.1P260圖6.1.1P260圖6.1.1P260例6.1串行加法器電路如圖6.1.2所示，寫出其輸出方程、驅(qū)動方程和狀態(tài)方程圖6.1.2解：其輸出方程為驅(qū)動方程為狀態(tài)方程為P260三、時序邏輯電路的分類：

根據(jù)觸發(fā)器動作特點可分為同步時序邏輯電路和異步時序邏輯電路。在同步時序邏輯電路中，存儲電路中所有觸發(fā)器的時鐘使用統(tǒng)一的CLK,狀態(tài)變化發(fā)生在同一時刻，即觸發(fā)器在時鐘脈沖的作用下同時翻轉(zhuǎn);而在異步時序邏輯電路中，觸發(fā)器的翻轉(zhuǎn)不是同時的沒有統(tǒng)一的CLK,觸發(fā)器狀態(tài)的變化有先有后。

根據(jù)輸出信號的特點時序邏輯電路可分為米利（Mealy）型和穆爾（Moore）型。在米利型時序邏輯電路中，輸出信號不僅取決于存儲電路的狀態(tài)，而且還取決于輸入變量，即P261

在穆爾型時序邏輯電路中，輸出信號僅僅取決于存儲電路的狀態(tài)，可表述為故穆爾型電路只是米利型電路的特例而已P2616.2.時序邏輯電路的分析方法6.2.1同步時序邏輯電路的分析方法時序邏輯電路的分析：就是給定時序電路，找出該的邏輯功能，即找出在輸入和CLK作用下，電路的次態(tài)和輸出。由于同步時序邏輯電路是在同一時鐘作用下，故分析比較簡單些，只要寫出電路的驅(qū)動方程、輸出方程和狀態(tài)方程，根據(jù)狀態(tài)方程得到電路的狀態(tài)表或狀態(tài)轉(zhuǎn)換圖，就可以得出電路的邏輯功能。步驟：1.從給定的邏輯電路圖中寫出每個觸發(fā)器的驅(qū)動方程（也就是存儲電路中每個觸發(fā)器輸入信號的邏輯函數(shù)式）；P2622.把得到的驅(qū)動方程代入相應(yīng)觸發(fā)器的特性方程中，就可以得到每個觸發(fā)器的狀態(tài)方程，由這些狀態(tài)方程得到整個時序邏輯電路的方程組；3.根據(jù)邏輯圖寫出電路的輸出方程；4.寫出整個電路的狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖和時序圖；5.由狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖得出電路的邏輯功能。P262例6.2.1試分析圖6.2.1所示的時序邏輯電路的邏輯功能，寫出它的驅(qū)動方程、狀態(tài)方程和輸出方程，寫出電路的狀態(tài)轉(zhuǎn)換表，畫出狀態(tài)轉(zhuǎn)換圖和時序圖。圖6.2.1解：(1)驅(qū)動方程：P262(2)狀態(tài)方程：JK觸發(fā)器的特性方程

將驅(qū)動方程代入JK觸發(fā)器的特性方程中，得出電路的狀態(tài)方程，即(3)輸出方程：P2636.2.2時序邏輯電路的狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖、

狀態(tài)機(jī)流程圖和時序圖

從例題可以看出，邏輯電路的三個方程應(yīng)該說已經(jīng)清楚描述一個電路的邏輯功能，但卻不能確定電路具體用途，因此需要在時鐘信號作用下將電路所有的的狀態(tài)轉(zhuǎn)換全部列出來，則電路的功能一目了然

描述時序邏輯電路所有狀態(tài)的方法有狀態(tài)轉(zhuǎn)換表（狀態(tài)轉(zhuǎn)換真值表）、狀態(tài)轉(zhuǎn)換圖、狀態(tài)機(jī)流程圖和時序圖。下面結(jié)合上面的例題介紹這幾種方法。P263

此電路沒有輸入變量，屬于穆爾型的時序邏輯電路，輸出端的狀態(tài)只決定于電路的初態(tài)。一、狀態(tài)轉(zhuǎn)換表：

根據(jù)狀態(tài)方程將所有的輸入變量和電路初態(tài)的取值，帶入電路的狀態(tài)方程和輸出方程，得到電路次態(tài)（新態(tài))的輸出值，列成表即為狀態(tài)轉(zhuǎn)換表圖6.2.1由狀態(tài)轉(zhuǎn)換表可知，此時序電路為七進(jìn)制加法計數(shù)器，其中Y為進(jìn)位脈沖的輸出端。設(shè)初態(tài)Q3Q2Q1=000，由狀態(tài)方程可得：P264二、狀態(tài)轉(zhuǎn)換圖：

由狀態(tài)轉(zhuǎn)換表可得狀態(tài)轉(zhuǎn)換圖如圖6.2.2所示

將狀態(tài)轉(zhuǎn)換表以圖形的方式直觀表示出來，即為狀態(tài)轉(zhuǎn)換圖圖6.2.2P265三、時序圖：

在時鐘脈沖序列的作用下，電路的狀態(tài)、輸出狀態(tài)隨時間變化的波形叫做時序圖。由狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖可得圖6.2.3所示圖6.2.3P268例6.2.2分析圖6.2.4所示的時序邏輯電路的功能，寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖。圖6.2.4解：（1）驅(qū)動方程：P265-266（2）狀態(tài)方程D觸發(fā)器的特性方程為Q*＝D，得（3)輸出方程：圖6.2.4(4）狀態(tài)轉(zhuǎn)換表：A＝0時為4進(jìn)制加法計數(shù)器A＝1時為4進(jìn)制減法計數(shù)器可以合成一個狀態(tài)轉(zhuǎn)換表為：A＝0時A＝1時P266故此電路為有輸入控制的邏輯電路，為可控計數(shù)器，A＝0為加法計數(shù)器，A＝1為減法計數(shù)器。（5)狀態(tài)轉(zhuǎn)換圖：圖6.2.5四、狀態(tài)機(jī)流程圖（SM圖）P2666.2.3異步時序邏輯電路的分析方法

由于在異步時序邏輯電路中，觸發(fā)器的動作不是同時的，故分析時除了寫出驅(qū)動方程、狀態(tài)方程和輸出方程等外，還用寫出各個觸發(fā)器的時鐘信號，因此異步時序邏輯電路的分析要比同步時序邏輯電路的分析復(fù)雜。例6.2.3已知異步時序邏輯電路的邏輯圖如圖6.2.6所示，試分析它的邏輯功能，畫出電路的狀態(tài)轉(zhuǎn)換圖和時序圖。圖6.2.6P270解：（1）驅(qū)動方程：圖6.2.6P270（2）JK的特性方程為可得邏輯電路的狀態(tài)方程：P270(3)輸出方程：(4)各觸發(fā)器的時鐘信號：圖6.2.6clkP271(5)狀態(tài)轉(zhuǎn)換表此電路為異步十進(jìn)制計數(shù)器P271(6)狀態(tài)轉(zhuǎn)換圖注：由狀態(tài)轉(zhuǎn)換圖可知，10個狀態(tài)0000~1001是在循環(huán)內(nèi)，而其它的6個狀態(tài)1010~1111最終在時鐘作用下，都可以進(jìn)入此循環(huán)，具有這種特點的時序電路，稱為能夠自啟動的時序電路。P272（7）時序圖：6.3若干常用的時序邏輯電路6.3.1寄存器和移位寄存器

可寄存一組二進(jìn)制數(shù)碼的邏輯部件，叫寄存器，是由觸發(fā)器構(gòu)成的，只要有置位和復(fù)位功能，就可以做寄存器，如基本SR鎖存器、D觸發(fā)器、JK觸發(fā)器等等。一個觸發(fā)器可以存1位二進(jìn)制代碼，故N位二進(jìn)制代碼需要N個觸發(fā)器。

根據(jù)存放數(shù)碼的方式不同分為并行和串行兩種：并行方式就是將寄存的數(shù)碼從各對應(yīng)的輸入端同時輸入到寄存器中；串行方式是將數(shù)碼從一個輸入端逐位輸入到寄存器中。根據(jù)取出數(shù)碼的方式不同也可分為并行和串行兩種：并行方式就是要取出的數(shù)碼從對應(yīng)的各個輸出端上同時出現(xiàn)；串行方式是被取出的數(shù)碼在一個輸出端逐位輸出；根據(jù)有無移位功能寄存器也常分為數(shù)碼寄存器和移位寄存器。一、寄存器（數(shù)碼寄存器）

74LS75是由同步SR觸發(fā)器構(gòu)成的D觸發(fā)器構(gòu)成的，電路圖如圖6.3.1所示。由于在CP＝1期間，輸出會隨D的狀態(tài)而改變圖6.3.1

由于D觸發(fā)器是由同步SR觸發(fā)器構(gòu)成的，故在時鐘clk＝1期間，Q隨D改變P272R

D為清零端此寄存器為并行輸入/并行輸出方式。在CLK↑時，將D0～D3數(shù)據(jù)存入，與此前后的D狀態(tài)無關(guān)，而且有異步置零（清零）功能。74HC175為由CMOS邊沿觸發(fā)器構(gòu)成的4位寄存器，其邏輯電路如圖6.3.2所示。圖6.3.2其中：D0~D3為并行數(shù)據(jù)輸入端；CLK為寄存脈沖輸入端P273

移位寄存器不僅具有數(shù)碼存儲功能，還具有移位的功能，即在移位脈沖的作用下，依次左移或右移。故移位寄存器除了寄存代碼外，還可以實現(xiàn)數(shù)據(jù)的串行－并行轉(zhuǎn)換、數(shù)值運(yùn)算以及數(shù)據(jù)處理等。1.由D觸發(fā)器構(gòu)成的4位移位寄存器（右移）：電路如圖6.3.3所示。二、移位寄存器圖6.3.3P273因為觸發(fā)器由傳輸延遲時間tpd，所以在CLK↑到達(dá)時，各觸發(fā)器按前一級觸發(fā)器原來的狀態(tài)翻轉(zhuǎn)。圖6.3.3其中D1為串行輸入端，D0為串行輸出端，Q3～Q0為并行輸出端，CLK為移位脈沖輸入端P273其狀態(tài)表為圖6.3.3P274其波形圖為2.由JK觸發(fā)器構(gòu)成的移位寄存器

電路如圖6.3.4所示，其分析原理同上，不同的是JK觸發(fā)器的寄存是在移位脈沖的下降沿發(fā)生的。P2753.雙向移位寄存器74LS194A：(1)邏輯圖形符號及功能表：如圖6.3.5所示。其中：DIR－數(shù)據(jù)右移串行輸入端DIL－數(shù)據(jù)左移串行輸入端D0~D3－數(shù)據(jù)并行輸入端Q0~Q3－數(shù)據(jù)并行輸出端S1、S0－工作狀態(tài)控制端P276圖6.3.6(2)擴(kuò)展：由兩片74LS194A構(gòu)成8位雙向移位寄存器，如圖6.3.6所示P2766.3.2計數(shù)器

在計算機(jī)和數(shù)字邏輯系統(tǒng)中，計數(shù)器是最基本、最常用的部件之一。它不僅可以記錄輸入的脈沖個數(shù)，還可以實現(xiàn)分頻、定時、產(chǎn)生節(jié)拍脈沖和脈沖序列等。計數(shù)器的分類如下：*按計數(shù)容量分：二進(jìn)制計數(shù)器、十進(jìn)制計數(shù)器等*按時鐘分:同步計數(shù)器、異步計數(shù)器*按計數(shù)過程中數(shù)字增減分：加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器*按計數(shù)器中的數(shù)字編碼分：二進(jìn)制計數(shù)器、二-十進(jìn)制計數(shù)器和循環(huán)碼計數(shù)器等P278一、同步計數(shù)器1.同步二進(jìn)制計數(shù)器（1）加法計數(shù)器：原理：根據(jù)二進(jìn)制加法運(yùn)算規(guī)則可知：在多位二進(jìn)制數(shù)末位加1，若第i位以下皆為1時，則第i

位應(yīng)翻轉(zhuǎn)。由此得出規(guī)律，若用T觸發(fā)器構(gòu)成計數(shù)器，則第i位觸發(fā)器輸入端Ti的邏輯式應(yīng)為：P279圖6.3.8為4位同步二進(jìn)制加法計數(shù)器的邏輯電路。每個觸發(fā)器都是聯(lián)成T觸發(fā)器。a.驅(qū)動方程圖6.3.8P279b.狀態(tài)方程：T觸發(fā)器的特性方程為則狀態(tài)方程為c.輸出方程：P279d.狀態(tài)轉(zhuǎn)換表：P280e.狀態(tài)轉(zhuǎn)換圖：P281f.時序圖：P281g.邏輯功能:(1)由于每輸入16個CLK脈沖觸發(fā)器的狀態(tài)一循環(huán)，并在輸出端C產(chǎn)生一進(jìn)位信號，故為16進(jìn)制計數(shù)器。若二進(jìn)制數(shù)碼的位數(shù)為n，而計數(shù)器的循環(huán)周期為2n，這樣計數(shù)器又叫二進(jìn)制計數(shù)器。將計數(shù)器中能計到的最大數(shù)稱為計數(shù)器的容量，為2n－1.(2)計數(shù)器有分頻功能，也把它叫做分頻器。若CLK脈沖的頻率為f0,則由16進(jìn)制計數(shù)器的時序圖可知，輸出端Q0、Q1、Q2、Q3的頻率為f0/2、f0/4、f0/8、f0/16.P280*中規(guī)模集成的4位同步二進(jìn)制計數(shù)器74161(74LS161):其邏輯圖形符號及功能表如圖6.3.9所示。注：74161和74LS161只是內(nèi)部電路結(jié)構(gòu)有些區(qū)別。74LS163也是4位二進(jìn)制加法計數(shù)器，但清零方式是同步清零P282(2)減法計數(shù)器：原理：根據(jù)二進(jìn)制減法運(yùn)算規(guī)則可知：在多位二進(jìn)制數(shù)末位減1，若第i位以下皆為0時，則第i位應(yīng)翻轉(zhuǎn)。

由此得出規(guī)律，若用T觸發(fā)器構(gòu)成計數(shù)器，則第i位觸發(fā)器輸入端Ti的邏輯式應(yīng)為：四位二進(jìn)制減法計數(shù)器的電路如圖6.3.10所示，每個觸發(fā)器都是聯(lián)成T觸發(fā)器，狀態(tài)表如下。圖6.3.10P284(3)可逆計數(shù)器－74LS191

加/減脈沖用同一輸入端，由加/減控制線的高低電平?jīng)Q定加/減計數(shù)。74LS191就是單時鐘方式的可逆計數(shù)器，其圖形符號和功能表如圖6.3.11所示。a.單時鐘方式P286其中：LD

－異步置數(shù)端；S－計數(shù)控制端U/D－加減計數(shù)控制端；C/B－進(jìn)位/借位輸出端D0～D3－預(yù)置數(shù)輸入端；Q0～D3－計數(shù)輸出端注：

CLKI－計數(shù)脈沖輸入端，上升沿動作;，CLKO－串行時鐘輸出端，它等于（CLK

I·S·C/B)

，即允許計數(shù)，且當(dāng)C/B=1時，在下一個CLKI上升沿到達(dá)前CLKO端有一個負(fù)脈沖輸出。74LS193為雙時鐘加/減計數(shù)器，一個時鐘用作加法計數(shù)脈沖，一個時鐘用作減法計數(shù)脈沖，其圖形符號和功能表如圖6.3.12所示。b.雙時鐘方式基本原理：在四位二進(jìn)制計數(shù)器基礎(chǔ)上修改，當(dāng)計到1001時，則下一個CLK電路狀態(tài)回到0000。2.同步十進(jìn)制計數(shù)器：①加法計數(shù)器a.驅(qū)動方程：其電路如圖6.3.13所示。圖6.3.13b.狀態(tài)方程為：b.輸出方程為：P289/0/0/0/0/0/0/0/0/0/1/0/1/0/1/1/1/C有效循環(huán)計數(shù)器能自啟動c.狀態(tài)轉(zhuǎn)換圖如下P290*中規(guī)模集成同步十進(jìn)制計數(shù)器74160(74LS160):74160(74LS160)邏輯符號和功能表如圖6.3.14所示。注：74LS160為十進(jìn)制計數(shù)器，故進(jìn)位脈沖是在1001時出現(xiàn)的（C=1）；而74LS161為十六進(jìn)制，進(jìn)位脈沖是在1111時出現(xiàn)的（C=1）

。②減法計數(shù)器基本原理：對二進(jìn)制減法計數(shù)器進(jìn)行修改，在0000時減“1”后跳變?yōu)?001，然后按二進(jìn)制減法計數(shù)就行了。其T0和T3不變，而T1和T2修改為：驅(qū)動方程：其邏輯電路如圖6.3.15所示圖6.3.15P292/1/0/0/0/0/0/0/0/0/0/B/0/0/0/0/0/0十進(jìn)制減法計數(shù)器的狀態(tài)轉(zhuǎn)化圖為：能自啟動圖6.3.15P293③十進(jìn)制可逆計數(shù)器74LS190：其邏輯圖形符號及功能表如圖6.3.16所示。注：74LS190為單時鐘十進(jìn)制可逆計數(shù)器，除了74LS190外，還有74LS168、CC4510，還有雙時鐘類型的74LS192、CC40192等。二、異步計數(shù)器1.異步二進(jìn)制加法計數(shù)器原則：每1位從“1”變“0”時，向高位發(fā)出進(jìn)位，使高位翻轉(zhuǎn)構(gòu)成方法：觸發(fā)器接成計數(shù)器形式，時鐘CLK加在最低位，高位脈沖接在低位的Q端或Q

端。在末位+1時，從低位到高位逐位進(jìn)位方式工作。圖6.3.17

圖6.3.17是由JK觸發(fā)器構(gòu)成的異步3位二進(jìn)制加法計數(shù)器的邏輯電路。波形如下圖所示P295②異步二進(jìn)制減法計數(shù)器構(gòu)成方法：由真值表可以看出，觸發(fā)器接成計數(shù)器形式，時鐘CLK加在最低位，高位脈沖接在低位的Q端或Q

端。在末位-1時，從低位到高位逐位借位方式工作。原則：每1位從“0”變“1”時，向高位發(fā)出進(jìn)位，使高位翻轉(zhuǎn)圖6.3.18

圖6.3.18是由JK觸發(fā)器構(gòu)成的異步3位二進(jìn)制加法計數(shù)器的邏輯電路。波形如下圖所示P2962.異步十進(jìn)制計數(shù)器原理：在4位二進(jìn)制異步加法計數(shù)器上修改而成，要跳過1010~1111這六個狀態(tài)由JK觸發(fā)器構(gòu)成的異步十進(jìn)制計數(shù)器,其邏輯電路如圖6.3.19所示，其狀態(tài)表及時序圖與同步十進(jìn)制計數(shù)器相同。圖6.3.19P297*二－五－十進(jìn)制異步計數(shù)器74LS290:其邏輯符號及功能表如圖6.3.20所示圖6.3.20P298其邏輯符號及功能表如圖6.3.21所示三、任意進(jìn)制計數(shù)器的構(gòu)成方法

若已有N進(jìn)制計數(shù)器（如74LS161)，現(xiàn)在要實現(xiàn)M進(jìn)制計數(shù)器N進(jìn)制M進(jìn)制P2981.M<N的情況

在N進(jìn)制計數(shù)器的順序計數(shù)過程中，若設(shè)法使之跳過（N－M）個狀態(tài)，就可以得到M進(jìn)制計數(shù)器了，其方法有置零法（復(fù)位法）和置數(shù)法（置位法）。置數(shù)法置零法P299a.置零法：

置零法適用于置零（有異步和同步）輸入端的計數(shù)器，如異步置零的有74LS160、161、191、190、290,同步置零的有74LS163、162，其工作原理示意圖如圖所示。

若原來的計數(shù)器為N進(jìn)制，初態(tài)從S0開始，則到SM－1為M個循環(huán)狀態(tài)。若清零為異步清零，故提供清零信號的狀態(tài)為暫態(tài)，它不能計一個脈沖，所以為了實現(xiàn)M進(jìn)制計數(shù)器，提供清零信號的狀態(tài)為SM。異步清零暫態(tài)P299例6.3.2利用置零法將十進(jìn)制的74160接成六進(jìn)制計數(shù)器。異步置零法解：74160有效循環(huán)為0000～1001，由于初態(tài)為0000，故六進(jìn)制為六個狀態(tài)循環(huán)，即0000～0101，回零信號取自0110。P300其接線圖如圖6.3.22所示，波形如圖6.3.23所示進(jìn)位輸出1圖6.3.22圖6.3.23例6.3.3如圖6.3.24所示邏輯電路是由74161構(gòu)成的計數(shù)器，試分析為幾進(jìn)制計數(shù)器？畫出狀態(tài)表、狀態(tài)轉(zhuǎn)換圖和時序圖。解：狀態(tài)表為故由狀態(tài)表可知為5進(jìn)制計數(shù)器。狀態(tài)轉(zhuǎn)換圖：時序圖為圖6.3.25例6.3.4試用置零法由74LS161構(gòu)成12進(jìn)制計數(shù)器，畫出時序圖。解：其狀態(tài)轉(zhuǎn)換圖如圖6.3.25所示，則產(chǎn)生清零信號為Q3Q2Q1Q0

＝1100可實現(xiàn)的電路為如圖6.3.26(a)所示，其時序圖為(b)所示圖6.3.26(a)(b)注：由于清零信號隨著計數(shù)器被清零而立即消失，其持續(xù)的時間很短，有時觸發(fā)器可能來不及動作（復(fù)位），清零信號已經(jīng)過時，導(dǎo)致電路誤動作，故置零法的電路工作可靠性低。為了改善電路的性能，在清零信號產(chǎn)生端和清零信號輸入端之間接一基本RS觸發(fā)器，如圖6.3.27所示。圖6.3.270101b.置數(shù)法：

有預(yù)置數(shù)功能的計數(shù)器可用此方法構(gòu)成M進(jìn)制計數(shù)器。但注意74LS161(160)為同步預(yù)置數(shù)，74LS191(190)為異步預(yù)置數(shù)。

置數(shù)法的原理是通過給計數(shù)器重復(fù)置入某個數(shù)值的方法跳過（N－M）個狀態(tài)，從而獲得M進(jìn)制計數(shù)器的。為了實現(xiàn)M進(jìn)制計數(shù)器，同步置數(shù)置數(shù)信號應(yīng)由SM－1產(chǎn)生，而異步置數(shù)應(yīng)由SM產(chǎn)生。產(chǎn)生預(yù)置數(shù)信號的狀態(tài)注：同步置零法的初態(tài)一定是S0，而置數(shù)法的初態(tài)可以使任何一個狀態(tài)，只要跳過M－N個狀態(tài)即可產(chǎn)生預(yù)置信號的狀態(tài)P299例6.3.5圖6.3.28所示電路是可變計數(shù)器。試分析當(dāng)控制變量A為1和0時電路為幾進(jìn)制計數(shù)器。畫出各自的時序波形。解：置位信號為預(yù)置數(shù)為D3D2D1D0＝0000由狀態(tài)表可知，A＝0為10進(jìn)制計數(shù)器，A＝1為12進(jìn)制計數(shù)器對應(yīng)A＝0和A＝1的狀態(tài)轉(zhuǎn)換表為其時序波形如下例5.3.5利用置數(shù)法由74LS161和74LS191構(gòu)成7進(jìn)制加法計數(shù)器。解：實現(xiàn)的電路如下2.M>N的情況

這種情況下，必須用多片N進(jìn)制計數(shù)器組合起來，才能構(gòu)成M進(jìn)制計數(shù)器。連接方式有串行進(jìn)位方式、并行進(jìn)位方式、整體置零方式和整體置數(shù)方式。(1)串行進(jìn)位方式和并行進(jìn)位方式：*串行進(jìn)位方式：

在串行進(jìn)位方式中，以低位片的進(jìn)位信號作為高位片的時鐘輸入信號。兩片始終同時處于計數(shù)狀態(tài).例如采用串行進(jìn)位方式，利用74LS160實現(xiàn)100進(jìn)制計數(shù)器，其電路如圖6.3.29所示。圖6.3.29并行進(jìn)位方式：

在并行進(jìn)位方式中，以低位片的進(jìn)位輸出信號作為高位片的工作狀態(tài)控制信號，兩片的計數(shù)脈沖接在同一計數(shù)輸入脈沖信號上。P303例如采用并行進(jìn)位方式，利用74LS160實現(xiàn)100進(jìn)制計數(shù)器，其電路如圖6.3.30所示。圖6.3.30a.若要實現(xiàn)的M進(jìn)制可分解成兩個小于N的因數(shù)相乘，即M＝N1×N2，則先將N進(jìn)制計數(shù)器接成N1進(jìn)制計數(shù)器和N2進(jìn)制計數(shù)器，再采用串行進(jìn)位或并行進(jìn)位方式將兩個計數(shù)器連接起來，構(gòu)成M進(jìn)制計數(shù)器。P303例6.3.6試?yán)么羞M(jìn)位方式由74LS160構(gòu)成24進(jìn)制加法計數(shù)器解：24可分解成4×6（或者3×8、2×12)，則先將兩片74LS160構(gòu)成4進(jìn)制和6進(jìn)制計數(shù)器，再連接，其實現(xiàn)電路如圖6.3.31所示。例6.3.7試?yán)貌⑿羞M(jìn)位方式由74LS161構(gòu)成32進(jìn)制加法計數(shù)器。解：可將32分成16×2(或8×4)，則電路如圖6.3.32所示。b.若要實現(xiàn)的M進(jìn)制（如31進(jìn)制）不可分解成兩個小于N的因數(shù)相乘，則要采用整體置零法或整體置數(shù)法構(gòu)成(2)整體置零方式和整體置數(shù)方式

首先將兩片N進(jìn)制計數(shù)器按串行進(jìn)位方式或并行進(jìn)位方式聯(lián)成N×N>M進(jìn)制計數(shù)器，再按照N<M的置零法和置數(shù)法構(gòu)成M進(jìn)制計數(shù)器。此方法適合任何M進(jìn)制（可分解和不可分解）計數(shù)器的構(gòu)成。例6.3.8利用74LS160接成29進(jìn)制計數(shù)器。解：采用整體置零法的實現(xiàn)電路如圖6.3.33(a)所示，采用整體置數(shù)法的實現(xiàn)電路如圖6.3.33(b)所示P304(a)異步整體置零(b)同步整體置數(shù)圖6.3.33P304-305例5.3.7試?yán)弥昧惴ê椭脭?shù)法由兩片74LS161構(gòu)成53進(jìn)制加法計數(shù)器。解：若由74LS161構(gòu)成53進(jìn)制計數(shù)器，其構(gòu)成的256進(jìn)制實際為二進(jìn)制計數(shù)器(28),故先要將53化成二進(jìn)制數(shù)碼，再根據(jù)整體置數(shù)法或整體置零法實現(xiàn)53進(jìn)制。（53)D＝（110101)B利用整體置數(shù)法由74LS161構(gòu)成53進(jìn)制加法計數(shù)器如圖6.3.34所示。例6.3.8試用一片74LS290分別接成8421異步十進(jìn)制計數(shù)器和異步六進(jìn)制計數(shù)器。（內(nèi)部電路如下圖）解：(1)8421異步十進(jìn)制計數(shù)器：將CLK1和Qo相接，計數(shù)脈沖由CLKo輸入，從由Q3Q2Q1Q0輸出，即為8421異步十進(jìn)制計數(shù)器。圖6.3.35是其連接電路及狀態(tài)表。(2)異步6進(jìn)制計數(shù)器：

先將74LS290構(gòu)成8421異步十進(jìn)制計數(shù)器，再利用置零端和置九端構(gòu)成異步六進(jìn)制計數(shù)器。其實現(xiàn)電路如圖6.3.37所示。四、移位寄存器型計數(shù)器1.環(huán)形計數(shù)器

電路如圖6.3.38所示，將移位寄存器首尾相接，則在時鐘脈沖信號作用下，數(shù)據(jù)將循環(huán)右移。圖6.3.38P305設(shè)初態(tài)為1000,則其狀態(tài)轉(zhuǎn)換圖為P305-306圖5.3.39為能自啟動的環(huán)形計數(shù)器的電路,與圖6.3.38所示電路相比，加了一個反饋邏輯電路。其狀態(tài)方程為P306則可畫出它的狀態(tài)轉(zhuǎn)換圖為有效循環(huán)P3072.扭環(huán)形計數(shù)器

移位寄存器型計數(shù)器的結(jié)構(gòu)可表示為圖6.3.40所示的框圖形式。其反饋電路的表達(dá)式為P307環(huán)形計數(shù)器是反饋函數(shù)中最簡單的一種，其圖6.3.41為環(huán)扭形計數(shù)器（也叫約翰遜計數(shù)器），其D0=Q

3圖6.3.41其狀態(tài)轉(zhuǎn)換圖為此電路不能自啟動！??！P307-308為了實現(xiàn)自啟動，則將電路修改成圖6.3.42所示電路。P308其狀態(tài)轉(zhuǎn)換表為a.n位移位寄存器構(gòu)成的扭環(huán)型計數(shù)器的有效循環(huán)狀態(tài)為2n個，比環(huán)形計數(shù)器提高了一倍;b.在有效循環(huán)狀態(tài)中，每次轉(zhuǎn)換狀態(tài)只有一個觸發(fā)器改變狀態(tài)，這樣在將電路狀態(tài)譯碼時不會出現(xiàn)競爭－冒險現(xiàn)象;c.雖然扭環(huán)型計數(shù)器的電路狀態(tài)的利用率有所提高，但仍有2n－2n個狀態(tài)沒有利用。

扭環(huán)型計數(shù)器的特點P3086.3.3*順序脈沖發(fā)生器(計數(shù)器的應(yīng)用）

在一些數(shù)字系統(tǒng)中，有時需要系統(tǒng)按照事先規(guī)定的順序進(jìn)行一系列的操作，這就要求系統(tǒng)的控制部分能給出一組在時間上有一定先后順序的脈沖信號，能產(chǎn)生這種信號的電路就是順序脈沖發(fā)生器。1.由移位寄存器構(gòu)成：

可以由移位寄存器構(gòu)成環(huán)形計數(shù)器，它就是一個順序脈沖發(fā)生器。電路和波形如圖6.3.43所示P309注：此電路的特點是結(jié)構(gòu)簡單，不需譯碼電路，缺點是所用觸發(fā)器的數(shù)目比較多，而且需采用自啟動反饋邏輯電路。P3092.由計數(shù)器和譯碼器構(gòu)成的順序脈沖發(fā)生器

圖6.3.44為由74LS161構(gòu)成的8進(jìn)制計數(shù)器和3－8譯碼器構(gòu)成的順序節(jié)拍脈沖發(fā)生器圖6.3.44輸出波形如圖所示P311P3116.3.4*序列信號發(fā)生器(計數(shù)器的應(yīng)用）

在數(shù)字信號的傳輸和數(shù)字系統(tǒng)的測試中，有時需要用到一組特定的串行數(shù)字信號，這樣的信號稱為序列信號，產(chǎn)生序列信號的電路稱為序列信號發(fā)生器。

構(gòu)成序列信號發(fā)生器的方法很多，現(xiàn)介紹兩種1.由計數(shù)器和數(shù)據(jù)選擇器構(gòu)成

此電路比較簡單和直觀，若產(chǎn)生一個8位序列信號為00010111(時間順序為自左向右），則可用一個8進(jìn)制的計數(shù)器和一個8選1數(shù)據(jù)選擇器來實現(xiàn)，P312-313圖6.3.45其電路及狀態(tài)轉(zhuǎn)換表如圖6.3.45所示P313例6.3.9給定3線－8線譯碼器74LS138和4位二進(jìn)制同步加法計數(shù)器74LS161以及與非門，要求組成12節(jié)拍順序脈沖發(fā)生器。解：將4位十六進(jìn)制加法計數(shù)器74LS161構(gòu)成12進(jìn)制計數(shù)器，將74LS138構(gòu)成4線－16線譯碼器，再連線即可構(gòu)成12節(jié)拍順序脈沖發(fā)生器。其電路如圖6.3.46所示。例6.3.10試分析圖6.3.47所示電路的邏輯功能，要求寫出電路的輸出序列信號，說明電路中JK觸發(fā)器的作用。解：本例題是一序列信號發(fā)生器，74LS161構(gòu)成8進(jìn)制計數(shù)器74LS151構(gòu)成序列信號輸出網(wǎng)絡(luò)，JK觸發(fā)器起輸出緩沖作用，防止輸出出現(xiàn)冒險現(xiàn)象。其輸出狀態(tài)表如下6.4.1同步時序邏輯電路的設(shè)計方法步驟：一、邏輯抽象，得出電路的狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表1.分析給定的邏輯問題，確定輸入變量、輸出變量以及電路的狀態(tài)數(shù)。通常取原因（或條件）作為輸入邏輯變量，取結(jié)果作輸出邏輯變量；2.定義輸入、輸出邏輯狀態(tài)和每個電路狀態(tài)的含義，并將電路狀態(tài)順序編號；3.按照題意列出電路的狀態(tài)轉(zhuǎn)換表或畫出電路的狀態(tài)轉(zhuǎn)換圖。6.4時序邏輯電路的設(shè)計方法P314-315二、

狀態(tài)化簡

若兩個電路狀態(tài)在相同的輸入下有相同的輸出，并且轉(zhuǎn)換到同樣的一個狀態(tài)去，則稱這兩個狀態(tài)為等價狀態(tài)。等價狀態(tài)可以合并，這樣設(shè)計的電路狀態(tài)數(shù)少，電路越簡。三、狀態(tài)分配狀態(tài)分配也叫狀態(tài)編碼a.確定觸發(fā)器的數(shù)目n；b.確定電路的狀態(tài)數(shù)M

，應(yīng)滿足2n－1<M≤2n;c.進(jìn)行狀態(tài)編碼，即將電路的狀態(tài)和觸發(fā)器狀態(tài)組合對應(yīng)起來。P315a.選定觸發(fā)器的類型；b.由狀態(tài)轉(zhuǎn)換圖（或狀態(tài)轉(zhuǎn)換表）和選定的狀態(tài)編碼、觸發(fā)器的類型，寫出電路的狀態(tài)方程、驅(qū)動方程和輸出方程。五、根據(jù)得到的方程式畫出邏輯圖六、檢查設(shè)計的電路能否自啟動若電路不能自啟動，則應(yīng)采取下面措施：a.通過預(yù)置數(shù)將電路狀態(tài)置成有效循環(huán)狀態(tài)中；b.通過修改邏輯設(shè)計加以解決。四、選定觸發(fā)器的類型，求出電路的狀態(tài)方程、驅(qū)動方程和輸出方程P316同步時序邏輯電路設(shè)計過程框圖如圖6.4.1所示。P316例6.4.1試設(shè)計一個帶有進(jìn)位輸出端的十三進(jìn)制計數(shù)器。解：①確定輸入輸出變量：由于電路沒有輸入變量，故屬于穆爾型同步時序電路。設(shè)進(jìn)位輸出信號為C，有進(jìn)位輸出為C＝1，無進(jìn)位輸出時C＝0。②給出狀態(tài)轉(zhuǎn)換圖：根據(jù)題意，M＝13，其狀態(tài)轉(zhuǎn)換圖如圖6.4.2所示。P316③給出狀態(tài)表：由于M＝13,故應(yīng)取n=4，取其中的13個狀態(tài)，不能再簡化。按十進(jìn)制數(shù)取0000～1100十三個狀態(tài)，其狀態(tài)表為P317④寫出輸出端的狀態(tài)方程：根據(jù)狀態(tài)表得出其各輸出次態(tài)的卡諾圖如下各輸出端的卡諾圖及狀態(tài)方程如下P318則可寫出電路的狀態(tài)方程和輸出方程為若選用JK觸發(fā)器，則由于其特性方程為故應(yīng)把上述狀態(tài)方程化為